CMOS工艺与门和或门的实现（七）

在CMOS工艺中，与门的实现是通过  与非门＋非门

                             或门的实现是通过  或非门＋非门

 MOS管只有导通和截止两种状态

CMOS工艺下的数字门电路一般是互补的实现方式，其中PMOS构成上拉网路，NMOS构成下拉网络。（因为NMOS擅长将输出从1变成0，PMOS擅长从0变成1，因为NMOS是用来将输出结果接地的，PMOS是用来将输出接VDD的）

与逻辑是用两个NMOS串联下拉到地，PMOS并联上拉到VDD实现的。 在两个NMOS串联时，任何一个单独的NMOS管截止（0态），输出都是一定是没有接地的（1态），只有两个管子都导通（1态），输出才会接地（0态），这样产生的逻辑就是与非。如果要与逻辑，后面就得再加个非门。

NMOS串联实现与，并联实现或，其PMOS互补网络与NMOS相反，PMOS并联实现与，串联实现或。

---

两输入CMOS与门：