版图学习汇总十一（DRC、LVS注意事项）

1、n阱最好做在一起（无特殊情况下），走线习惯于【——】是奇数层金属，【丨】是偶数层金属，在遇到大拐弯的情况下，要严谨绘制，否则到顶层后走线可能会很难。

2、注意在顶层打上pin，再进行顶层DRC、LVS。

3、每个小模块的AVS、AVD重新单独拉线出来确保满足电流能力。

4、整体的注意事项：线尽可能短（线越长阻挡越大）、敏感器件上绝不能走线、不同的电位需要用保护环隔开、整体布局尽量方正、绘制每个小模块的时候将需要外接的线提前画好，在整体拼接的时候方便连线。

5、在开始布局前有以下注意事项:

  一、重要的器件（电流镜、差分对、三极管）先确定位置，优先匹配

  二、开关管的线可以拉得比较长，但是模拟的线一定要尽可能短（所以布局时先注意模拟走线）

  三、共源共栅一般都需要匹配

  四、在电路中源漏相接的pmos，在匹配中不能重叠在一起，要单独拉线连（也有时候为节省面积需连在一起，具体情况具体分析）

6、着重关注了对称的走线，重要的电流走线，修改了器件位置，首先需要重要的走线尽量短，再其次是整体布局的样子接近方正。

DRC、LVS的注意事项：

一、金属线拉很长的连接AVD、AVS时，记得将每层金属都打孔

二、在进行布局布线的时候没有太在意GuardRing，以至于后期面积消耗较多，连线也较为错乱

三、匹配好的多个器件在连接的时候容易混淆，建议每个器件上都打上txtt，提示自己连好再删

  一、三极管噪声大要做屏蔽

  二、三极管上多打CT孔是增加电流能力，加上专属层次是提高耐压

  三、器件中单独的VSS要框上标识用于表示此为VSS，同理，自己画的ESD也需要框上标识，用单独的ESD规则跑一下，查看绘制是否有误。

  四、n阱相近的可以做在一起就拉一起，可以有效避免Latch—up（npn或pnp）

  五、匹配的话尽可能的既可以交叉匹配又可以对称匹配。像开关管（ED、PD）这种是不需要匹配的，电流镜、差分对此类则需要重点关注。

一、DRC中带R的是建议修改的问题，要查看一下，可以改的尽量改，但是要跟着电路设计走。

  二、在绘制ESD以及出pin的时候都需要计算电流能力。

  三、在顶层环节连接各个模块的电源和地的时候，尽量单独拉线，不可以用环走线，实在要用环走线必须将环的金属加宽走。

esd绘制计算：首先需要找到rule中的metal current density，然后根据电路提供的信息来思考计算金属层需要多少，以及金属层宽度需要注意。在mos管层面看，需要特别注意沟道长度。（正常来说ESD器件的绘制占据面积会比较大）

注意：在改错中发现还需要注意层的信息，有些错误可能是连带的，最好改一个错时就仔细检查下牵连的地方，可修改很多后续错误。

  一、三极管的三端（基级、发射级、集电极）的连接需注意，三个端中的每一个都需要连接对应位置。

  二、有些器件是直接两端连接电源线或地线的，在连线过程中需要注意有多少器件是这样的。

  三、一些特定的识别层不能少。

  一、总体的电源线和地线可以尽量宽一点，并多打孔增强电流能力。

  二、在小模块走线过程中，一些线交叉较多，可以再仔细修改一下走线位置分布尽量减少交叉。

  三、整体拼接中有空白较多部分，可加上dummy器件填补。