共质心匹配:(四方交叉)
ABBA
BAAB
多个电阻匹配,将电阻看为ABC ……多组,再进行匹配(电阻组中的多个电阻统一视为一组)
布局先过DRC,减少错误。
不一样的地要放得远一些,注意n阱的距离问题(通常较大)
走线拉出的是1:0 or 其他,要连2线且位置准确 or连多线(注意每条线都需要是对应的不可随意标注)
走线尽量别交叉,别走器件上,特别是差分对电流镜这些需要匹配的器件,差分对的走线需完全对称。
电阻中相邻的电阻可用metal1连接。
在版图显示器件颜色的地方,点L可出现被隐藏的信息。
需注意三极管的三端连接,有两端一般都是接地,但是也有特殊情况,需仔细观察。
注意有些器件的地是接其他器件的源漏端的,不是所有都接地或电源,此也需仔细查看电路。
有些工艺是需要将不同的电源和地加上识别层,在查看rule时可注意一下。
出pin的地方要和最边缘紧紧贴合,pin上的点也需要贴合。
I 输入,O 输出
数字电路和模拟电路的版图最好分开放置
未进行匹配的器件可在其上走线(最好别,实在不行可以走)
电流进入电路时,如果电路上有电容,应该是先走电容再走电阻。(电容起滤波作用)
整体想拖动线时,先部分选中再A再F3再user spacing写要拖动多少。
布局中不会有大改动的地方可先加上环,便于确定位置信息。
top层的线最好别交叉,做的屏蔽线是需要接地的,如果屏蔽线交叉直接将屏蔽线连接在一起。
virtuoso的library的edit—categories可设置top层(自设)。(点show categories可见)
差分对的孔需要全打上,这样才对称哦。
线有多宽,线与线之间的距离就有线可走的宽度或更多,方便后期修改。
电阻间的间距也是,要留出走线的间距哦。
ESD围环的距离,约定俗称的距离。(特殊情况看DRC)。
细长电阻要多加孔(q—contact rows)poly长度不一致的器件需单独补长poly和其他poly长度一致(在同一高度情况下)