文章讲述了集成电路设计中的关键步骤，包括布局布线的原则，如先布局后布线，重要器件的保护，以及DRC和LVS检查。强调了匹配和隔离技术，如相同单元的匹配，排列对称，虚拟陪衬和隔离线屏蔽。还提到了闩锁效应的预防，如使用保护环，并指出天线效应和ESD防护的解决方案。最后，介绍了匹配规则以优化设计。
布局布线：先布局，过drc再过线。重要器件优先考虑，需加保护环，远离噪音源和大功率器件放置。（从底层到top层，每层都要drc，lvs检查）匹配需要预留线的位置，考虑好出pin的位置。
基本：上p管下n管
匹配：（涉及器件有：mos管，电阻，电容，三极管）
1.相同单元
2.相邻摆放（满足drc情况下尽可能密集摆放）
3.排列对称（满足中心坐标对称--共质心版图--减小应力诱发失配）
4.虚拟陪衬（dummy器件避免边缘匹配器件收到刻蚀或其他影响）
5.互连寄生
6.隔离线屏蔽（匹配电阻，电容需采用放置在nwell中，避免噪音感染，匹配三极管需单独出环，环起保护作用，从上拉线接avs，avd）
闩锁效应（latch-up）
由于寄生效应引起的电源和地的短路，从而产生集成电路的一种不可恢复状态。
版图中需注意：
1.保护环将晶体管包围
2.同类型晶体管放同一保护环中
3.衬底保护环上的接触孔覆盖均匀数量多距离少
4.衬底或阱区与晶体管源端电势不同的区域，极可能存在异常大电流ESD结构晶体管附近尤其注意闩锁效应。（nwell的rule通常较大，仔细检查）
slot（宽金属开槽）
antenna（天线效应）
工艺制造过程中，离子刻蚀或扩散会与晶体管的栅氧链接的不同金属上产生感应电荷，当随链接到栅氧上金属结构还会逐渐增长，金属上所积累的感应电荷达一定程度，可能会对晶体的薄层栅氧造成不可恢复的损坏。
版图解决方案：
1.将靠近栅氧端链接的金属通过顶层金属跳线链接
2.对可能引起天线效应的晶体管附近添加二极管来消除天线效应的影响
ESD(静电泄放)
采用较大尺寸的器件(带来的问题)——寄生参数随之变大，尽可能多打孔减少电阻。
匹配规则：
交叉器件AABB --ABAB
共质心对称ABAB --ABBA
共心匹配
ACCB--DBCA
DABD--CADB
DBAD--BDAC
BCCA--ACBD
扫一扫
1万+
被折叠的 条评论
为什么被折叠?
到【灌水乐园】发言
