一 实验过程
第一步:打开Quartus II新建一个工程文件路径如图(新建一个与项目名称相同的文件)
第二步:点击file 新建,对话框中选择 Verilog HDL File
第三步:输入代码
module DEC2x4 (Z,A,B,Enable );
output [3:0] Z;
input A,B,Enable;
wire Abar,Bbar;
not
not0 (Abar,A),
not1 (Bbar,B);
nand
nand0(Z[3],Enable,A,B),
nand1(Z[0],Enable,Abar,Bbar),
nand2(Z[1],Enable,Abar,B),
nand3(Z[2],Enable,A,Bbar);
endmodule
module tb_22;
reg a,b,e;
wire [3:0] z;
initial
begin
a=0;b=0;e=0;
#10 a=0;b=0;e=1;
#10 a=0;b=1;
#10 a=1;b=0;
#10 a=1;b=1;
#10 a=1’bx;b=1’bx;
#10 $stop;
end
DEC2x4 my_dec2x4 (z,a,b,e);
endmodule
运行并保存
第四步:
点settings,再点击Compile text
第五步:
跳转到Modelsim显示出波形图