实例7-1 SR锁存器延迟模型

最新推荐文章于 2023-11-21 01:56:15 发布

@@@558

最新推荐文章于 2023-11-21 01:56:15 发布

阅读量936

点赞数 1

分类专栏：笔记

本文链接：https://blog.csdn.net/weixin_56125507/article/details/118193922

版权

笔记专栏收录该内容

11 篇文章 1 订阅

订阅专栏

一、实验要求：用Modlsim进行设计测试模块仿真实验
二、实验内容：采用门级建模语句实现一个SR锁存器，主要体现延迟时间的问题
三、基本SR锁存器的电路图在这里插入图片描述
四、实验工具
pc机、moelsim软件等
五、实验视频
https://www.bilibili.com/video/BV17g41137M9?share_source=copy_web
六、实验仿真结果图
七、实验代码
1、仿真代码
module my_rs (reset,set,q,qbar);
input reset,set;
output q,qbar;
nor # (1) n1 (q,reset,qbar);
nor # (1) n2 (qbar,set,q);
endmodule
2、测试代码
module tb_71;
reg set,reset;
wire q,qbar;
initial
begin
set<=0;reset<=1;
#10 set<=0;reset<=0;
#10 set<=1;reset<=0;
#10 set<=1;reset<=1;
end
my_rs rs1(reset,set,q,qbar);
initial
$m o n i t o r ($ time,“set= %b,reset= %b,q= %b,qbar= %b”,set,reset,q,qbar);
endmodule
八、软件下载地址
Modelsim 10.x软件下载链接：https://pan.baidu.com/s/1PoKk4W_SG7Zqp9KNuwLdTQ提取码：m7ja