用Modelsim进行仿真（独热码状态机、SR锁存器延迟模型、位移除法器模型）

最新推荐文章于 2022-06-30 16:40:17 发布
最新推荐文章于 2022-06-30 16:40:17 发布
阅读量563 收藏
点赞数
文章标签： 程序人生
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/lb_99/article/details/117816971
版权

以独热码状态机为例
1.用Modelsim软件，点击文件，新建一个工程，如图在这里插入图片描述

2.重命名为work,点击OK，如图
在这里插入图片描述

3.点击新建一个文档，第一个，改变类型为VERILOG，点击OK
在这里插入图片描述

4.接着就开始输入代码，如图
在这里插入图片描述

5.开始运行。运行成功后就会打勾，如图
在这里插入图片描述

6.开始进行编译，选择要编译的文件，如图
在这里插入图片描述
7.开始进行仿真，添加到Wave波形图中，如图
在这里插入图片描述
8.改变数值，就可以得到波形图
在这里插入图片描述
9.SR锁存器延迟模型、位移除法器模型步骤都是一样的，相关截图
第二个实验
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
第三个实验
在这里插入图片描述
在这里插入图片描述

在这里插入图片描述
10.视频代码链接
热码状态机：https://www.bilibili.com/video/BV1af4y187pa?share_source=copy_web
SR锁存器延迟模型：https://www.bilibili.com/video/BV1KB4y1M72J?share_source=copy_web
位移除法器模型：https://www.bilibili.com/video/BV1wU4y157wb?share_source=copy_web

Mi Manchi515
关注
  • 0
    点赞
  • 踩
  • 0
    收藏
    觉得还不错? 一键收藏
  • 1
    评论
Verilog语法_5(状态机、modelsim自动化仿真高级部分和后仿真)
dengshuai_super的博客
09-23 2850
September 23, 2016 作者：dengshuai_super 出处：http://blog.csdn.net/dengshuai_super/article/details/52639392 声明：转载请注明作者及出处。检测11101序列,如果检测到了这个序列输出高脉冲状态迁移图如图所示： //mealy.v //检测11101序列,如果检测到了这个序列输出高脉冲 modu
Modelsim独立仿真最新教程
08-10
说起来，玩FPGA也有个把年头了，但每次都是在quartus II里调用modelsim进行仿真的，为图个省事，一直都在忍受它带来的无比巨慢的编译连接速度。如今，实在是忍受不了，便狠了狠心，学习了一下modelsim独立仿真，突然...
Modelsim仿真
qq_54046303的博客
06-11 606
一，实验目的 1.独热码状态机 2.SR锁存器延迟模型 3.移位除法器 二，实验工具 Modelsim 三，实验代码 实验一代码 module ex8_1(clock,reset,x,y1,y2) ; input clock,reset; input x; output y1,y2; reg y1,y2; reg [3:0] cstate,nstate; parameter s0=4'b0001,s1=4'b0010, s2=4'b0100,s3=4'b1000;
matlab中sr锁存器,VHDL中的简单SR锁存器仿真（带Xilinx）不会振荡
weixin_39875675的博客
03-16 812
我已经了解到，当S和R在它们在下面的电路VHDL代码中仅为'1'时均为'0'时，SR锁存器会发生振荡。VHDL中的简单SR锁存器仿真(带Xilinx)不会振荡这里是SRLATCHlibrary IEEE;use IEEE.STD_LOGIC_1164.ALL;entity SRLATCH_VHDL isport(S : in STD_LOGIC;R : in STD_LOGIC;Q : inout...
modelsim仿真状态机的do脚本编写
cigarliang1的博客
06-11 290
如下示例： quit -sim .main clear vlib work vlog tb_dp_ctrl.v vlog ./../design/*.v vsim -novopt work.tb_dp_ctrl add wave tb_dp_ctrl/DP_CTRL_INST/* virtual type { {8'd1 IDLE ...
ModelSim仿真浮点除法器结果错误
jj1481564052的专栏
03-31 902
ModelSim仿真浮点除法器结果如下： 可以发现该模块误差很大。 修正方法为： 在生成浮点除法器IP核时还生成了一个hex文件，ModelSim仿真时需要将该文件添加到ModelSim仿真工程中。输出为： ...
sram__.rar_SRAM_SRAM 仿真模型_SRAM modelsim_modelsim_sram 模型
09-14
静态随机读取存储器行为模型，可以应用于modelsim环境的仿真。
ddr2.rar_DDR2 VHDL_ddr2_ddr2 modelsim_ddr2仿真模型
09-24
ddr2仿真模型，适应于modelsim仿真，内涵仿真核源码,测试文件，可进行ddr2 控制器仿真使用
用verilog实现除法器(两种方法）
01-26
用verilog语言编写出一个除法器的代码，并在modelsim中进行功能仿真，认真的完成实验报告。 二、 实验设备（环境）及要求： 在modelsim环境下编写代码与测试程序，并仿真； 在synplify pro下编译，设置硬件并综合。 ...
【工程源码】基于FPGA在Modelsim仿真中显示状态机名称的3种方法
zgmxs的专栏
02-21 778
经过网上的搜索及自己的实验，总结在Modelsim仿真中显示状态机名称的三种方法。下面以一个具体的实例进行讲解。 实例功能：引入状态机实现2分频，这里使用状态机完全只是为了说明如何在仿真中显示状态机名称。 状态转移图： 设计文件代码： 1 module fsm( 2 input clk, 3 ...
ADC0809由一个8路模拟开关、一个地址锁存与译码器、一个A/D转换器和一个三态输出锁存器组成。多路开关可选通8个模拟通道，允许8路模拟量分时输入，共用A/D转换器进行转换。三态输出锁器用于锁存A/D转换完的数字量，当OE端为高电平时，才可以从三态输出锁存器取走转换完的数据。
09-24
ADC0809由一个8路模拟开关、一个地址锁存与译码器、一个A/D转换器和一个三态输出锁存器组成。多路开关可选通8个模拟通道，允许8路模拟量分时输入，共用A/D转换器进行转换。三态输出锁器用于锁存A/D转换完的数字量，当OE端为高电平时，才可以从三态输出锁存器取走转换完的数据。
实例7-1 SR锁存器延迟模型
weixin_56125507的博客
06-24 887
一、实验要求：用Modlsim进行设计测试模块仿真实验 二、实验内容：采用门级建模语句实现一个SR锁存器，主要体现延迟时间的问题 三、基本SR锁存器的电路图 四、实验工具 电脑、moelsim软件等 五、实验视频 https://b23.tv/nNJKwI 六、实验仿真结果图 七、实验代码 1、仿真代码 module my_rs (reset,set,q,qbar); input reset,set; output q,qbar; nor # (1) n1 (q,reset,qbar); nor
SR锁存器延迟模型
weixin_56110201的博客
06-11 246
SR锁存器延迟模型 一，实验代码 module my_rs (reset,set,q, qbar); input reset,set; output q, qbar; nor #(1) n1 (q, reset, qbar); nor #(1) n2 (qbar,set,q) ; endmodule 二、实验过程 1、新建工程 2、新建文件 3、将代码放入编辑框，保存，点击compie all进行代码检验是否有错误，然后点击simulate进行联合仿真 四、实验结果![在这里插入图片描述]五、实验视频 ht
使用ModelSim自动生成状态机FSM的状态转换图
彬彬有礼的专栏
09-01 2万+
HDL代码设计中重要的内容之一就是设计程序的状态机FSM，状态转换控制着整个程序的流程，为了理解程序，我们经常需要把状态机的状态转换图画出来，这样看起来很直观，但是，有没有办法自动生成状态转换图呢？ 在ISE或者ModelSim中有没有这样的工具呢？ 答案是肯定的，ModelSim中即有这样的工具，下面以ISE13.4和ModelSim6.5为例，使用一段最简单的状态机代码说明如何操作来自动生
联合Verilog和Modelsim模拟状态机
D_Katter的博客
12-25 1465
今天这篇文章想分享一下从零开始，使用Verilog写一个状态机，并用Modelsim软件仿真状态机的效果。文章的框架如下所示： 前言 什么是状态机 状态机的分类 定义一个场景 Verilog代码实现 Modelsim仿真 总结 整篇文章阅读大概需要8分钟。 1.前言 去年在接触USB接口时，看到手册中描述要控制这个USB3.0的PHY，需要使用状态机，如下图所示。当时感觉这个玩意挺有意思，但是由于这是软件开发的内容，所以就没太在意具体细节是怎么实现的。 于是，从那时起状态机这
【Modelsim仿真让状态机波形显示状态名字】
qq_39586852的博客
06-30 1447
【Modelsim仿真让状态机波形显示状态名字】
modelsim仿真时让状态机波形显示状态的名字
weixin_30485379的博客
01-03 672
在使用Verilog编写有限状态机等逻辑的时候，状态机的各个状态通常以参数表示（如IDLE等）。当使用ModelSim仿真的时候，状态机变量在wave窗口中以二进制编码的形式显示，如下面所示，这种显示形式不是很直观，但我们可以使用ModelSim提供的命令将状态机变量以“文本”形式的参数名显示，从而有利于调试。 下面以一个实例来说明。 代码来源：http://www...
SR锁存器_个人整理
热门推荐
有所热爱 有所坚持
06-04 6万+
前言： SR锁存器(Set-Reset Latch)是静态存储单元当中最基本，也是电路结构最简单的一种，通常由两个或非门或者与非门组成。其中S表示Set，R表示Reset。则S_D称为置位端或置1输入端，R_D称为复位端或置0输入端。 状态及特性表： 1.电路结构图： a.用或非门组成的锁存器： b.用与非门组成的锁存器： 2.状态方式： 对照上边电路结构图，根据正逻辑约定(高电平表示逻辑1状态；低电平表示逻辑0状态)，可得到以下状态图(下面以用或非门组成的锁存器为例)： 特别注意： 在正常工作时输入
Modelsim 一个错误记录： # ** Error: (vsim-3601) Iteration limit reached at time 29605 ns.
八木的专栏
12-06 1万+
<br /># ** Error: (vsim-3601) Iteration limit reached at time 29605 ns.<br />表示： 在运行的过程中，有一个迭代的次数超过限制了。<br />网上有说： Simulate -> Runtime Option  Iteration Limit 改大，这个值默认是 5000， 一般 5000 还有问题，那就是别的问题了。例如：<br />always @ (*)<br />    a = ~a;<br />这个进程，模拟多少次都会出错，
带异步复位和时钟使能的锁存器进行仿真，并对仿真结果进行描述
最新发布
05-21
在数字电路设计中，锁存器是一种常用的基本电路，用于存储和保持数据，同时也常用于解决时序问题。带异步复位和时钟使能的锁存器是一种特殊的锁存器，具有复位和使能功能，可以更加灵活地控制数据的存储和输出。 下面我们可以通过仿真来验证带异步复位和时钟使能的锁存器的功能。 假设我们需要设计一个带异步复位和时钟使能的D型锁存器，其电路图如下所示： ![image-20211008112218223](https://gitee.com/AmosWoo/markdown-img/raw/master/img/202110081122183.png) 其中，D为数据输入端，Q为数据输出端，CLK为时钟输入端，RESET为异步复位输入端，EN为时钟使能输入端。 我们可以使用Verilog HDL来描述锁存器的行为，代码如下： ```verilog module d_latch( input D, input CLK, input RESET, input EN, output reg Q ); always@(posedge CLK or negedge RESET) begin if(RESET == 0) Q <= 0; else if(EN == 1) Q <= D; end endmodule ``` 在上述代码中，我们使用了always块来描述锁存器的行为，当时钟上升沿到来时，如果RESET信号为0，那么Q被强制置为0；否则，如果EN信号为1，那么Q被置为输入的D值。 接下来，我们可以通过仿真工具来对锁存器的功能进行验证。这里我们使用ModelSim进行仿真。仿真条件为：CLK的周期为20ns，RESET和EN的宽度为10ns，D的输入序列为011010。 仿真时序如下所示： ![image-20211008112440756](https://gitee.com/AmosWoo/markdown-img/raw/master/img/202110081124407.png) 从仿真结果可以看出，在时钟上升沿到来时，当RESET为0时，Q被强制置为0；当RESET为1且EN为1时，Q被置为D的值。在仿真的过程中，我们还可以观察到，在RESET和EN信号发生变化时，锁存器的输出也会相应地发生变化。 综上所述，带异步复位和时钟使能的锁存器能够实现数据的存储和输出，并且具有复位和使能功能，可以更加灵活地控制数据的存储和输出。

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论 1
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值