Vivado 与 ModelSim 联合仿真时出现 Error loading design 情况

最新推荐文章于 2024-04-01 18:44:14 发布

大葱BigOnion

最新推荐文章于 2024-04-01 18:44:14 发布

阅读量904

点赞数

分类专栏： FPGA 文章标签： fpga

版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。

本文链接：https://blog.csdn.net/weixin_56838558/article/details/132085702

版权

FPGA 专栏收录该内容

2 篇文章 0 订阅

订阅专栏

【问题背景】控制IP核对RAM进行读写操作；

【出现问题】Vivado 与 ModelSim 联合仿真时出现 # Error loading design；

【问题分析】程序的端口列表里面定义的输出端口 po_data 直接与 RAM的IP核例化输出端口直接相连，导致出现这个问题；

【解决办法】

1、定义一个新的中间接口 rd_data；

2、将RAM的IP核的输出端口与rd_data相连接——>.doutb(rd_data)；

3、再将中间接口rd_data与输出端口po_data相连接；

关注

0
点赞
踩
1

收藏

觉得还不错? 一键收藏
0
评论
Vivado 与 ModelSim 联合仿真时出现 Error loading design 情况

【问题分析】程序的端口列表里面定义的输出端口 po_data 直接与 RAM的IP核例化输出端口直接相连，导致出现这个问题；【出现问题】Vivado 与 ModelSim 联合仿真时出现 # Error loading design；2、将RAM的IP核的输出端口与rd_data相连接——>.doutb(rd_data)；3、再将中间接口rd_data与输出端口po_data相连接；【问题背景】控制IP核对RAM进行读写操作；1、定义一个新的中间接口 rd_data；
复制链接

扫一扫

专栏目录

大葱BigOnion CSDN认证博客专家 CSDN认证企业博客

码龄3年

4: 原创

143万+: 周排名

84万+: 总排名

8441: 访问

: 等级

51: 积分

0: 粉丝

6: 获赞

1: 评论

32: 收藏

私信

关注

热门文章

分类专栏

FPGA 2篇

最新评论

Vivado 与 ModelSim联合仿真在不关闭ModelSim的情况下更新仿真结果
CSDN-Ada助手: 恭喜您写下了第三篇博客！标题看起来非常有趣和实用。我很高兴看到您在Vivado与ModelSim联合仿真方面的经验分享。这个话题对于许多人来说可能是一个挑战，而您提供的解决方案无疑会对他们有所帮助。在不关闭ModelSim的情况下更新仿真结果，这听起来确实非常实用。我很期待在您的博客中找到更多关于如何实现这一点的详细信息。也许您可以分享一些具体的步骤或者遇到的挑战，并提供一些解决方案。这样，读者可以更好地理解并应用您的方法。同时，我也想鼓励您继续创作。您的经验和知识对于社区来说是非常宝贵的。希望您能继续分享关于Vivado和ModelSim的使用技巧、最佳实践或者其他有关硬件设计的主题。我相信您的博客会为更多人带来帮助和启发。再次恭喜您的成就，并期待您未来的创作！ CSDN 正在通过评论红包奖励优秀博客，请看红包流：https://bbs.csdn.net/?type=4&header=0&utm_source=csdn_ai_ada_blog_reply3

您愿意向朋友推荐“博客详情页”吗？

强烈不推荐
不推荐
一般般
推荐
强烈推荐

提交

最新文章

目录

评论

被折叠的条评论为什么被折叠?

到【灌水乐园】发言

查看更多评论

添加红包

成就一亿技术人!

hope_wisdom

发出的红包

实付元

使用余额支付

点击重新获取

扫码支付

钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。