从零学verilog系列（2）verilog基本知识

已于 2022-08-05 23:23:51 修改
阅读量618 收藏 2
点赞数
分类专栏： 从零学verilog系列 文章标签： fpga开发 集成学习 硬件架构 前端
于 2022-08-05 23:23:25 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/weixin_57173714/article/details/126180415
版权
本文是Verilog学习系列的第二部分，主要介绍了Verilog的基础知识，包括注释符、标识符、数值（逻辑数值和整数）、数据类型（如wire、reg、parameter、integer）、运算符以及模块的基本结构、实例化调用方式和模块参数值的设定。通过本文，读者可以掌握Verilog语言的基础要素。
摘要由CSDN通过智能技术生成

                    目录

1、语言要素

1.1   注释符

1.2 标识符 

1.3数值

1.3.1逻辑数值

1.3.2 整数

2、数据类型

3、运算符

4、模块

4.1模块的基本结构：

4.2模块实例化调用方式

方式一：（端口位置对应方式）

方法二:   （端口名对应方式）

 4.3模块参数值

方法一：参数值列表法

方法二：用参数重定义语句defparam

1、语言要素

1.1   注释符：

                        //                            (单行注释)

                      /*  renheyuyan   */   (多行注释)

注：多行注释不可嵌套，但单行注释可嵌套在多行注释中。

1.2 标识符 :被用来命名信号、模块、参数等

规矩：1）第一个字符必须是字母或者下划线

           2)  标识符中不允许出现*、+、-、@等字符

           3）标识符前面加 \ ,后面加什么字符都行，变为转义标识符。

1.3数值

1.3.1逻辑数值

1.3.2 整数

格式：+/- <位宽>'<基数符号><数字字符集>

+/-：表示正数或负数        基数符号：二进制（b）、八进制（o）、十进制（d）、十六进制（h）

例如：4’b1011——4位二进制数1011

规矩：1）可用下划_分开较长的数，但不能作首字符

           2）当无位宽说明时，默认32位

           3）？=z

           4) 若位宽、进制都没有，为十进制

2、数据类型

       19种数据类型，我只总结常用的四种wire、reg、parameter、integer。其他遇到查参考书即可

wire：连线型数据类型，用assign连续赋值语句对其赋值，

最低0.47元/天 解锁文章
ic做题家
关注
  • 0
    点赞
  • 踩
  • 2
    收藏
    觉得还不错? 一键收藏
  • 1
    评论
专栏目录
用Verilog实现阵列乘法器
11-11
用Verilog实现阵列乘法器，采用的是流水线的做法
Verilog操作符（逻辑操作符，位操作符，递减操作符Reduction Operators），异或运算
Oh_my_God_L_C的博客
12-01 2712
1，Verilog逻辑操作符 逻辑操作符 功能 A与B的运算 C与D的运算 && 逻辑与 A&&B= 0 C&&D= 1 | | 逻辑或 A| |B= 1 C| |D= 1 ！ 逻辑非 ! A= 0      ! B= 1 ! C= 0       ! D= 0 A=1'b1      ...
SystemVerilog-连接和复制运算符
OpenFPGA的博客
07-27 980
数字硬件建模SystemVerilog-连接和复制运算符经过几周的更新，SV核心部分用户自定义类型和包内容已更新完毕，接下来就是RTL表达式和运算符。马上HDLBits-SystemVerilog版本也开始准备了，基本这一部分完成后就开始更新~介绍连接和复制运算符将多个表达式连接在一起，形成一个向量表达式。结果向量中的位总数是每个子表达式中所有位的总和。连接有两种形式，简...
Verilog实验报告
weixin_48958486的博客
07-13 850
实验一：多路选择器 设计要求：4选1 代码 module selector(a,b,c,d,sl0,sl1,out); parameter WL = 8; input [WL-1:0] a,b,c,d; input sl0,sl1; output [WL-1:0] out; reg [WL-1:0] out; always @ (a or b or c or d or sl0 or sl1) begin case({sl0,sl1}) 2'b00 : out =...
verilog入门知识【1】
djj810625的博客
07-03 153
最近在学数字逻辑和Verilog，研究单片机，于是发一发这些东西，希望能帮助有困惑的其他人。 Verilog与门、或门、非门、异或门、同或门的测试文件和仿真文件， module Doors( input wire a, input wire b, output wire [5:0] z ); assign z[5]=a&b; ...
自己学习总结--Verilog语言基础知识.doc
07-27
Verilog语言的基础知识包括基本语法、相关机构、编程规范等。 Verilog语言的基本结构 Verilog语言的基本结构是模块（module），每个模块实现特定的功能，模块可以进行层次嵌套。每个模块的内容都是嵌在 `module` ...
verilog_i2cmodule_verilog_
10-01
本文将详细探讨与标题“verilog_i2cmodule_verilog_”相关的知识点，即如何使用Verilog设计I2C主模块和从模块。 I2C（Inter-Integrated Circuit）是由飞利浦（现为恩智浦半导体）开发的一种串行通信协议，广泛应用...
verilog基础知识PPT
06-02
Verilog基础知识PPT Verilog HDL是一种应用广泛的硬件描述性语言，是硬件设计人员和电子设计自动化（EDA）工具之间的界面。其主要目的是用来编写设计文件，建立电子系统行为级的仿真模型。 Verilog HDL的主要特征...
Verilog-HDL基础知识非常好的学习教程.pdf
03-15
Verilog HDL是一种应用广泛的硬件描述性语言，是硬 件设计人员和电子设计自动化（ EDA）工具之间的界面。 其主要目的是用来编写设计文件，建立电子系统行为级 的仿真模型。即利用计算机的巨大能力对用Verilog HDL...
零基础学FPGA（三）Verilog语法基基础基础（上）
08-30
Verilog语法基础知识点 Verilog是一种Hardware Description Language（硬件描述语言），主要用于数字电路和FPGA（Field-Programmable Gate Array，现场可编程门阵列）的设计。在学习Verilog语法时，需要了解模块的...
Verilog HDL语法-程序设计语句和描述方式（三）
qq_27776921的博客
08-23 584
Verilog HDL语法-结构化建模模块级建模模块的调用方式模块端口对应方式端口位置对应方式端口名对应方式模块参数值使用带有参数的模块实例语句修改参数值使用参数重定义语句defparam修改数值 结构描述方式就是将硬件电路描述成一个分级子模块系统，通过逐层调用这些子模块构成功能复杂的数字逻辑电路和系统的一种描述方式。 根据所调用子模块的不同抽象级别，可以将模块的结构描述方式分成如下三类： 1.模块级建模； 2.门级建模； 3.开关级建模； 门级建模和开关级建模平时用到的机会比较少，接下来只对模块级建模进行
Verilog基础知识4（常用集成门电路的逻辑符号对照表）
时间的诗
07-13 9408
需求说明：Verilog设计 内容       ：常用集成门电路的逻辑符号对照表 来自       ：时间的诗 原文：http://www.51hei.com/chip/420.html 常用集成门电路的逻辑符号对照表 三态门,同或门,异或门,或非门,与或非门,   传输门,全加器,半加器,基本rs触发器,同步rs触发器,jk触发器,d触发器
Verilog 基础知识(一) Verilog 基础语法与注意事项
热门推荐
jac_chao的博客
03-26 5万+
本文主要介绍了硬件描述语言：Verilog HDL的一些常用语法及注意事项。
verilog 语言学习笔记
m0_50882712的博客
04-29 1166
verilog 语言学习笔记(不断更新) 1.always@（）函数 括号内容表示敏感条件，比如always@(sel),意义：sel信号发生变化就执行赋值语句。 若括号内为*，则表示任何一个信号只要有电平变化都要执行赋值语句。 赋值语句一般可以写为：if()…begin…end \else if ()…begin…end ...
verilog语法进阶
I_LOVE_MCU的博客
03-07 3043
这里写目录标题学习记录组合数组数组逻辑或与按位或注意向量隐式赋值 ，使用 `default_nettype none 避免bug创建内存数组的使用数字组合问题注意区分高位有没有被赋值向量逆向，注释没看懂重复组合向量全加器移位寄存器不完整分支和不完整输出逻辑X、Z{32{sub}}将sub补成32位，如果不补可能只运算1位同或的两种表达方式异或???所有位全部赋值为1，省事一种写法当两个正数相加产生一个负数，或两个负数相加产生一个正数时，就会发生有符号溢出。有几种方法可以检测溢出:可以通过比较输入和输出数字的
verilog的基础语法
q35104943的博客
04-01 1093
verilog中，常量可以整数也可以实数。 整数的表示方法：’ 其中size：位宽大小，由十进制数表示的位数（bit）表示，缺省为32位 base：数基，可为2（b）、8(o)、 10（d）、16（h）进制。缺省为10进制 value：是所选数基内任意有效数字，包括X、Z。 例如：8’b0000_1111，4’hf，5‘d100等等。 条件选择语句 ？ ：例如：assign c = sel ?...
2 Verilog入门篇之组合逻辑
lilinrun的博客
03-08 668
VL114位数值比较器电路 描述 某4位数值比较器的功能表如下。 请用Verilog语言采用门级描述方式，实现此4位数值比较器 input output A[3]B[3] A[2]B[2] A[1]B[1] A[0]B[0] Y2(A>B) Y1(A=B) Y0(A<B) A[3]&g..
verilog 层次化设计的简单问题 -- 如何调用底层模块
zhangyanquen的技术专栏
07-30 3529
<br />假设三个模块module top_m, bottom1_m, bottom2_m  分别存在于三个文件top.v, bottom1.v, bottom2.v  请问我要在top_m 模块内调用两个底层模块bottom1_m, bottom2_m  如何实现，如何链接？  实现后是否可综合？<br />请教各位大侠了！……<br /> <br />在Verilog中，调用底层模块的语法结构为：<br />　　 底层模块名 实例名 参数定义<br />比如在top_m里，如果已经全部源文件加到了同一
「Verilog HDL」自学计划｜基础知识
zycblank的博客
01-18 640
「Verilog HDL」日更计划｜001｜基础知识复盘 1 Verilog HDL 语言要素 「注释符」 多行注释不允许嵌套，但是单行注释可以嵌套在多行注释中。 单行注释： assign a = b & c; //单行注释 多行注释： assign a[3:0] = b[3:0] & c[3:0]; /*注释行1 注释行2*/ 非法多行注释： /*注释内容 /*多行注释嵌套多行注释*/ 注释内容*/ 合法多行注释： /*注释内容 //多行注释嵌套单行
verilog数组定义及其初始化
weixin_43376928的博客
04-28 2030
本文章属于转载，点击此处查看原文章 这里的内存模型指的是内存的行为模型。Verilog中提供了两维数组来帮助我们建立内存的行为模型。具体来说，就是可以将内存宣称为一个reg类型的数组，这个数组中的任何一个单元都可以通过一个下标去访问。这样的数组的定义方式如下： reg [wordsize : 0] array_name [0 : arraysize]; 例如： reg [7:0] my_memor...
评论 1
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值