HDLBits刷题Day13

3.1.2Multiplexers
3.1.2.1 2-to-1 multiplexer
问题陈述：

创建一位宽的 2 对 1 多路复用器。当 sel=0 时，选择 a。当 sel=1 时，选择 b。

Verilog代码：

module top_module( 
    input a, b, sel,
    output out ); 
    assign out=sel==1?b:a;
endmodule

3.1.2.2 2-to-1 bus multiplexer
问题陈述：

创建一个 100 位宽的 2 对 1 多路复用器。当 sel=0 时，选择 a。当 sel=1 时，选择 b。

Verilog代码：

module top_module( 
    input [99:0] a, b,
    input sel,
    output [99:0] out );
    assign out=（sel==1?b:a);
endmodule

3.1.2.3 9-to-1 multiplexer
问题陈述：

创建一个 16 位宽的 9 对 1 多路复用器。sel=0 选择 a，sel=1 选择 b，等等。对于未使用的情况（sel=9 到 15），将所有输出位设置为“1”。

Verilog代码：

module top_module( 
    input [15:0] a, b, c, d, e, f, g, h, i,
    input [3:0] sel,
    output [15:0] out );
    always @(*)
        begin
            case(sel)
                4'd0:out=a;
                4'd1:out=b;
                4'd2:out=c;
                4'd3:out=d;
                4'd4:out=e;
                4'd5:out=f;
                4'd6:out=g;
                4'd7:out=h;
                4'd8:out=i;
                default out=16'hffff;
            endcase
        end
                    
endmodule

这里可先给out赋值为1，或者在所有情况后，用default说明。
3.1.2.4 256-to-1 multiplexer
问题陈述：

创建一个 1 位宽、256 对 1 的多路复用器。256 个输入全部打包成一个 256 位输入向量。sel=0 应该选择in[0]， sel=1 选择[1]中的位， sel=2 选择[2]中的位，等等。

Verilog代码：

module top_module( 
    input [255:0] in,
    input [7:0] sel,
    output out );
    assign out=in[sel];
endmodule

3.1.2.5 256-to-1 4-bit multiplexer
问题陈述：

创建一个 4 位宽、256 对 1 的多路复用器。256 个 4 位输入全部打包成一个 1024 位输入向量。sel=0 应该选择[3:0]中的位， sel=1 选择[7:4]中的位， sel=2 选择[11:8]中的位等。

Verilog代码：

module top_module( 
    input [1023:0] in,
    input [7:0] sel,
    output [3:0] out );
    assign out={in[sel*4+3],in[sel*4+2],in[sel*4+1],in[sel*4+0]};
endmodule