2021-06-04

最新推荐文章于 2021-06-05 23:03:44 发布

weixin_58727007

最新推荐文章于 2021-06-05 23:03:44 发布

阅读量95

点赞数

分类专栏：笔记

本文链接：https://blog.csdn.net/weixin_58727007/article/details/117557608

版权

笔记专栏收录该内容

5 篇文章 0 订阅

订阅专栏

该实验主要目的是学习如何下载并使用QuartusII和ModelSim软件进行联合仿真。实验内容包括参照教程代码，用这两款软件对数字逻辑电路进行仿真。实验原理涉及根据输入信号执行代码并观察输出。实验工具有个人电脑及QuartusII和ModelSim软件。提供了实验代码示例，分别是3-to-8译码器和脉冲到二进制转换器的模块。此外，还提供了实验视频链接和软件下载的百度网盘链接。

摘要由CSDN通过智能技术生成

1.实验目的：
下载Quartur ii软件和modlsim并进行联合仿真。

2.实验内容：
参照哔哩哔哩中教程的代码，然后用quartus ii和modlsim进行联合仿真
3.实验原理：按照视频上的内容，书写和运行代码，完成联合仿真操作。
4实验工具：
pc机和Quartur ii软件和modlsim软件。

5.实验截图：在这里插入图片描述

6.实验视频：

请下载哔哩哔哩动画打开此网址：【学习-哔哩哔哩】https://b23.tv/vVpnJq

7.实验代码：
第一个实验代码:

module decoder3x8(din,en,dout,ex);
input [2:0] din;
input en;
output [7:0] dout;
output ex;
reg [7:0] dout;
reg ex;

always @(din or en)
if(en)
begin
dout=8’b1111_1111;
ex=1’b1;
end
else
begin
case(din)
3’b000:begin
dout=8’b1111_1110;
ex=1’b0;
end
3’b001:begin
dout=8’b1111_1101;
ex=1’b0;
end
3’b010:begin
dout=8’b1111_1011;
ex=1’b0;
end
3’b011:begin
dout=8’b1111_0111;
ex=1’b0;
end
3’b100:begin
dout=8’b1110_1111;
ex=1’b0;
end
3’b101:begin
dout=8’b1101_1111;
ex=1’b0;
end
3’b110:begin
dout=8’b1011_1111;
ex=1’b0;
end
3’b111:begin
dout=8’b0111_1111;
ex=1’b0;
end
default:begin
dout=8’b1111_1111;
ex=1’b0;
end
endcase
end
endmodule
第二个实验代码：
module p2s(data_in,clock,reset,load,data_out,done);
input [3:0] data_in;
input clock,reset, load;
output data_out;
output done;
reg done;
reg [3:0] temp;
reg [3:0] cnt;
always@(posedge clock or posedge reset )
begin
if(reset)
begin
temp<=0;
cnt<=0;
done<=1;
end
else if(load)
begin
temp<=data_in;
cnt<=0;
done<=0;
end
else if(cnt3)
begin
temp <={temp[2:0],1’b0};
cnt<=0;
done<=1;
end
else
begin
temp <= {temp[2:0],1’b0};
cnt<=cnt+1;
done<=0;
end
end
assign data_out=(done1)?1’bz:temp[3];
endmodule
8.软件下载网站：
1.复制这段内容后打开百度网盘App，操作更方便哦。链接:https://pan.baidu.com/s/1ZT0ovNAAZ_j3jTGzVCYfbQ
提取码：5jf2
2.复制这段内容后打开百度网盘App，操作更方便哦。链接:https://pan.baidu.com/s/1bkD2-5Gwl1HB6y9hkUF14A 提取码:540y