一个有效的固定优先级仲裁器设计

社区链接放在前面，大家直接打开进行刷题就行（需要PC端打开嗷）：F学社-全球FPGA技术提升平台 (zzfpga.com)

固定优先级，顾名思义就是优先级是固定的，当发生竞争时，高优先级的模块永远可以率先获得访问权限。但是这样做的弊端就是无法保证公平性，但是不可否认的是这确实是一种简单且实用的仲裁器设计思路。

假设我们有N个模块同时发出访问请求，在这里我们的输入首先就是各个不同用户的访问请求[N-1:0]req，输出有最终获得访问权限的用户编号[N-1:0]grant（grant为高则代表对应的输入获得仿真请求），功能就是根据用户的优先级给出最后最终的访问结果，根据功能来看，我们的输入还需增加一个用户的优先级排序，否则仲裁器就没有一个合理的判断依据了，不过为了简单起见，我们不妨直接设定req的低位优先级高于高位。

输入输出:
input [7:0] req
output [7:0] grant

一种解题思路：

关于固定优先级仲裁器设计