异步fifo（UVM验证）

已于 2022-10-31 13:54:45 修改
阅读量1.8k 收藏 33
点赞数 1
文章标签： 经验分享
于 2022-10-16 21:04:18 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/weixin_61098515/article/details/127352147
版权
本文分享了一次在UVM验证异步fifo时遇到的问题及解决过程。在测试中，由于亚稳态导致在rrst_n拉高前读使能提前为高，进而读出错误数据0而非期望的55。解决方案是延迟读使能，确保读空信号稳定后再拉高。此外，文中还提出关于读空信号何时拉低的疑问，尚未得到解答。
摘要由CSDN通过智能技术生成

1.interface

6f4a6a5047c540a7b97d7a10531bef63.png

6e6f1f59f5914bb5b56e33f01508663f.png 

2.fifo_transaction

4133064a2ec748fe8dd72ea90c2dc635.png
 

3.fifo_driver

212a34ed25054fa39691fe8b5595c164.png 

a4e909cda7f642a8b7e62e0aef0db26a.png 

4.fifo _monitor

 

2fa83eff5a07400ab38ba5f977dcf5d6.png 

44ec15d09bfd46aa9bd0483f55a8d59a.png 

8c51feb2cdca4c7197e1f543b59b5a81.png 

最低0.47元/天 解锁文章
风纯纯粹粹
关注
SV小项目—异步fifo的简单验证环境搭建（全）_Verification_White的博客-CSDN博客_fifo验证.mht
08-16
SV小项目—异步fifo的简单验证环境搭建（全）_Verification_White的博客-CSDN博客_fifo验证.mht
基于UVM平台对异步FIFO的验证（2.建立sequence）
最新发布
qq_45667135的博客
05-24 707
在非满，且能写的情况下对interface中的wr_data进行赋值，赋的值为req.data，这个是在事务transaction中定义的，req相当于一个数据包。在build_phase 中创建、获取并配置相关资源：获取top层中的interface到m_env_cfg.m_agent_cfg.m_vif中，使用了default sequence方法调用sequence。env中需要例化agent，以及env的配置参数，其中env中的配置参数中也包含了agent的配置参数，在factory中注册。
异步fifo的UVM验证（最终版）
qq_44674008的博客
05-31 5873
这一篇帖子我鸽子了好久，前俩周忙教研室课题还要做实验，今天五月最后一天就把这个验证的框架全部更新完了，我真的没有太监掉这个帖子。后续各位就可以在这个基础上自己写test文件来实现一些功能验证了。顺便我把代码放到gitee上了，有需要的小伙伴可以私聊我。 写在前面的一些总结（很重要）： ****之前我是将数据放置到数据包里面发送，但是我对于这个方式改了很久发现了几个bug实在是无法解决：第一个就是发送多个数据包的时候，读速度跟不上，在写满后，会直接结束仿真，而不是读出一个数据后继续发送。第二个就是数据包长
数字IC验证+UVM验证+异步FIFO的UVM环境搭建及验证
09-26
2022提前批，数字IC验证，笔试题：异步FIFO的UVM环境搭建及验证。 给了一个异步FIFO的代码工程，要求自己搭建UVM验证环境去验证这个设计，结果包括覆盖率收集以及错误点等等。 适合2023届目标IC验证领域的小伙伴做一个参考。 UVM验证环境源码在：..\asyn_fifo_project\asyn_fifo_uvm 文件夹下： 仿真环境为Questa Sim。  asyn_fifo_in_pkg.sv主要用来驱动和监测asyn_fifo的输入端口，包含以下组件：  my_transaction类定义了在验证平台中传递信息的事务。它里面包含一个32bit的动态数组；  my_driver类发送激励；  in_moniotor类在信号输入端口监测；  my_sequencer类是UVM 搭建的验证平台中不可或缺的部件，负责中转由sequence 传来的transaction。  i_agt类是一个容器类，里面实例化了my_driver、my_sequencer 和in_monitor。  asyn_fifo_out_pkg.sv主要用来监测asyn_fi
异步FIFO的UVM验证（VCS+Verdi 附源代码）
Future Chaser的博客
05-17 9477
异步FIFO的UVM 验证环境，详细介绍，结合波形，更好理解异步fifo的工作过程。 VCS+verdi Makefile 附代码，包含覆盖率收集 目录1.DUT 设计2.UVM 验证2.1 环境搭建2.2 功能仿真测试2.2.x 写满及读空 异常测试 2.2.x1 带有复位的读写测试 1.DUT 设计 本设计框图如下，经典asyn_fifo 2.UVM 验证 结合波形，更好理解异步fifo的读写过程！初入门的野路子verifier，不规范的地方请指正。也不知是否正确完整。
异步fifo的UVM验证
qq_44674008的博客
05-09 3923
异步fifo的uvm验证环境（持续更新）
异步FIFO实验小结
创芯人--fly的博客
09-25 5850
本小节内容主要针对异步FIFO进行设计验证，内容涵盖了对异步fifo的理解，时钟域的同步，格雷码使用，以及对验证功能点提取，覆盖率收集等内容，后续还会持续完善更多验证内容，以及添加一些面试的高频问题。
数字IC验证+UVM验证+异步FIFO验证+笔试分享
06-12
给了一个异步FIFO的代码工程，要求自己搭建UVM验证环境去验证这个设计，结果包括覆盖率收集以及错误点等等。 适合2023届目标IC验证领域的小伙伴做一个参考。 UVM验证环境源码在：..\asyn_fifo_project\asyn_fifo_uvm...
fifo_UVM.zip
08-14
"fifo_UVM.zip"这个压缩包可能包含了关于如何使用UVM进行异步FIFO验证的教程或示例代码。 首先，我们要理解什么是FIFO（First In First Out）。FIFO是一种存储结构，遵循先进先出的原则，常用于数据传输，例如在...
基于UVM的异步fifo验证平台设计
07-21
总之，基于UVM的异步FIFO验证平台设计是一个综合性的任务，涵盖了异步FIFO的硬件设计以及UVM验证方法学的应用。通过精心设计的读写Agent和多样的测试case，我们可以有效地验证FIFO的正确性和鲁棒性，确保其在实际...
模块级验证_异步FIFO_Transaction
2301_76660661的博客
02-25 656
异步FIFO验证平台的搭建，首先创建transaction。
异步fifo的UVM验证（更新2）
qq_44674008的博客
05-16 2063
fifo_dirver更新 上一阶段我只是简单的搭建了一个环境，甚至都没有形成一个简单的框架。这里，我们先更新以下driver，给driver引入factory机制与objection机制。 factory机制需要利用宏定义，将driver注册进去。它的作用有很多，最简单的就是可以自动创建类并且调用其中的func or task。在上一节的top_tb中，有如下代码： initial begin fifo_driver drv; drv = new("drv",null); drv.ma
异步fifo的UVM验证（最终最终版）
qq_44674008的博客
08-29 2580
更新了refmdl以及scb
异步fifo的设计与验证
dadazhuang的博客
11-27 3996
书接上文，上一篇介绍了略简单的同步fifo,接下来开始较为复杂的异步fifo。 1.同步fifo与异步fifo的区别 当设计中只有一个时钟时，所有的寄存器否用同一个，不会出现传输速度不匹配的情况；但是当设计中存在多个时钟信号，并且在这几个时钟域中传递数据，就可能出现因时钟信号不匹配而产生数据丢失的现象，这时候需要异步fifo进行数据的缓存，保证数据能够正常的传输，因此一般异步fifo会包含一个双端口的ram. 2.异步fifo组成 图1.异步fifo 模块组成（6个）：顶层模块、双口RAM、.
异步fifo验证框架图
qq_44674008的博客
08-25 946
最近忙着秋招，然后更新了一些代码跟module，发现了之前代码的一些小bug。先补上一个框架图，后续还会继续更新的。
异步FIFO的设计和验证
矜持小梦的博客
08-07 2134
异步fifo的设计和验证
IC验证：异步FIFO
weixin_45159924的博客
06-22 2892
异步FIFO用来处理跨时钟域的读写，知识点涉及跨时钟域、同步、读写指针、空满判断、格雷码等。异步FIFO由读时钟域、写时钟域、Mermory模块和跨时钟域同步组成。 读写指针随着读写操作在内存区域内循环移动。 写满：最高位不同，其余位相同 (可以理解为，写指针比读指针多跑一圈) 读空：所有位相同 (可以理解为，读指针赶上写指针)二进制→格雷码：第一位不变，后面每位都是对应二进制码当前位和其左位的异或。为什么使用格雷码？ 如图红色地址跳变情况，对于二进制第2/3/4位都需要变化，而格雷码只...
SV小项目—异步fifo的简单验证环境搭建（全）
热门推荐
不定期分享IC验证学习笔记
01-26 1万+
目录 0.前言 1.整体环境搭建 1.1 interface搭建 1.2 clk generator搭建 1.3 rst generator搭建 1.4 environment搭建 1.5top搭建 1.5.1 fifo_top搭建 1.5.2 顶层top搭建 2.添加剩余组件 2.1 transaction组件 2.2 generator组件 2.3 driver组件 2.4 monitor组件 2.5 scoreboard组件 2.6 更新environment ...
异步FIFO的UVM验证
07-27
异步FIFO是一种常见的硬件设计模块，用于在不同的时钟域之间传输数据。UVM（Universal Verification Methodology）是一种用于验证硬件设计的方法学。在UVM验证中，验证工程师可以使用UVM中提供的各种类和方法来验证异步FIFO的功能和正确性。 下面是一个简单的UVM验证异步FIFO的示例： 首先，我们需要创建一个Transaction类来表示FIFO中的数据项。这个类可以包含需要验证的数据字段。 然后，我们创建一个Agent类来模拟FIFO的发送和接收端。这个Agent类可以包含两个接口，一个用于发送数据到FIFO，另一个用于从FIFO接收数据。Agent类还可以包含一个Monitor来监视FIFO的状态，并将收到的数据转换为Transaction对象。 接下来，我们创建一个Sequencer类来生成数据项并将其发送到FIFO的发送端口。Sequencer类可以使用UVM提供的随机化机制来生成不同的数据项。 然后，我们创建一个Driver类来驱动Sequencer生成的数据项，并将其发送到FIFO的发送端口。 最后，我们可以创建一个Test类来实例化和连接上述组件，并编写测试用例来验证异步FIFO的功能和正确性。 在验证过程中，我们可以使用UVM提供的各种断言和功能覆盖率工具来验证异步FIFO的正确性。通过生成不同的测试用例和使用各种场景和边界条件，我们可以尽可能地覆盖所有可能的情况，并验证异步FIFO的正确性。 需要注意的是，上述只是一个简单的UVM验证异步FIFO的示例，实际的验证过程可能更为复杂，需要根据具体的设计和需求进行调整和扩展。
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值