前门 后门访问

最新推荐文章于 2025-03-20 23:50:13 发布
最新推荐文章于 2025-03-20 23:50:13 发布
阅读量1.5k 收藏 2
点赞数
文章标签： 经验分享
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/weixin_61098515/article/details/126998671
版权
本文介绍了前门访问和后门访问寄存器模型的方法。前门访问通过总线UVC进行物理操作，而后门访问利用UVM DPI直接作用于DUT寄存器，速度更快。前门访问包括uvm_reg的read/write操作，后门访问则需在建模时映射HDL路径。两者在访问方式和效率上有显著区别。

摘要生成于 C知道 ，由 DeepSeek-R1 满血版支持， 前往体验 >

1、前门访问：在寄存器模型上做的读写操作，通过总线UVC实现总线上的物理时序访问，是真实的物理操作

后门访问：利用UVM DPI，将寄存器的操作直接作用到DUT的寄存器变量，而不通过物理总线的访问。（速度快，不需要消耗时间，0时刻立即返回）

 

2.前门访问中对寄存器操作有两种方式：

第一种：uvm_reg:read()/write () 在传递数据要将参数path指定为uvm_frontdoor。

第二种：要先声明为uvm_reg_sequence ，然后可直接调用

9145e772c12b4d8fa3b1e3bb007ae7ef.png

3.后门访问：在寄存器模型建立时就得把各个寄存器映射到DUT一侧的HDL路径。通过add_hdl_path 将寄存器模型关联到DUT一侧，通过add_hdl_path_slice完成寄存器模型中各个寄存器成员与HDL一侧的地址映射。

f74dd848110741e29eeeb2a647420df3.png 

 同样，对寄存器的操作有三种方法：

最低0.47元/天 解锁文章
【UVM基础】前门访问（FRONTDOOR）与后门访问（BACKDOOR）的基本概念
悟已往之不谏 知来者之可追
03-05 3445
前门访问（FRONTDOOR）与后门访问（BACKDOOR）
【从零开始学习 UVM】11.5、UVM Register Layer —— 后门访问 实战项目（RAL实战，交通灯为例）
努力，加油每一天鸭~
04-04 1316
【从零开始学习 UVM】11.5、UVM Register Layer —— 后门访问 实战项目（RAL实战，交通灯为例）
【UVM基础】寄存器前门访问和后门访问的实现
托马斯的博客
08-21 5147
寄存器前门访问和后门访问
【寄存器模型】二、前门访问与后门访问
carrotbanana的博客
08-31 8611
1.后门访问可以更好的完成前门访问能够完成的事情：后门访问不消耗仿真时间，且消耗的运行时间也远小于前门访问的运行时间。 2.后门访问可以完成前门访问不能完成的事：对于某些特定的场景，如网络通信系统中的一些只读计数器，当要验证计数器进位归零的场景时，前门访问无法完成写寄存器操作，只能通过消耗仿真时间来使计数器到达特定的计数值。而后门访问可以直接对只读寄存器赋一个初值......
UVM学习笔记—前门访问/后门访问
不定期分享IC验证学习笔记
05-16 6379
目录 0.前言 1.前门访问 2.后门访问 2.1路径设置 2.2操作类型 0.前言 在UVM学习笔记—寄存器模型的搭建及使用中提到过前门访问和后门访问的概念，这篇文章将会详细的阐述一下这2种访问方式 1.前门访问 前门访问操作就是通过寄存器配置总线（如APB总线）来对DUT进行操作，因此其在波形上可见。无论在任何总线协议中，前门访问操作只有两种：读操作和写操作；前门访问实际上是一个贴合实际的访问方式，因为对于流片回来的芯片，其访问方式只能通过物理总线访问。...
UVM-前门访问和后门访问
sinat_41774721的博客
01-13 9274
前门访问： 通过寄存器配置总线SPI(如APB协议、OCP协议、I2C协议)来对DUT进行操作，前门访问操作只有两种方式：读和写操作 后门访问： 是与前门访问相对的操作，从广义上讲所有不通过DUT的总线而对DUT内部的寄存器或者存储器进行存取的操作都是后门访问，利用UVM DPI(uvm_hdl_read()、uvm_hdl_deposit())，而不通过物理总线访问 1.前门访问 第一种uvm_reg::read()/write()，在传递时，用户需要将参数path指定为UVM_FRONTDOOR。除了
【UVM实战】第七章：UVM中的寄存器模型（3）后门访问与前门访问
最新发布
MoorePlus的博客
03-20 116
为了讲述后门访问操作， 从本节开始， 将在7.1.1节的DUT的基础上引入一个新的DUT， 如附录B的代码清单B-3所示。这个DUT中加入了寄存器counter。它的功能就是统计rx_dv为高电平的时钟数。带计数器的DUT：代码清单 B-3文件： src/ch7/section7.3/dut/dut.svendmodulerst_n,bus_op,bus_addr,rxd,rx_dv,txd,tx_en);input clk;reg tx_en;
uvm中前门访问和后门访问
06-06
在UVM中，前门访问和后门访问是指访问DUT（Design Under Test）内部信号和寄存器的两种不同方法。 前门访问是指通过DUT的公共接口来访问其内部信号和寄存器。这种方法是最常见的，也是最直接的方法。前门访问可以...
reg的前门访问
hyykq的博客
02-12 550
流程：参考模型调用寄存器模型的读任务。 · 寄存器模型产生sequence， 并产生uvm_reg_item： rw。 · 产生driver能够接受的transaction： bus_req=adapter.reg2bus（rw） 。 · 把bus_req交给bus_sequencer。 · driver得到bus_req后驱动它， 得到读取的值， 并将读取值放入bus_req中， 调用item_done。 · 寄存器模型调用adapter.bus2reg（bus_req， rw） 将bus_req中的..
《UVM实战》学习笔记——第七章 UVM中的寄存器模型1——寄存器模型介绍、前门/后门访问
qq_42135020的博客
04-24 5178
寄存器模型介绍、最简单的寄存器模型，集成到验证环境，前门/后门访问
UVM：7.3.2 后门访问操作的意义
07-02 531
1.引入新的DUT，功能是统计rx_dv 为高电平的时钟数： 1）所有不通过总线对dut 内部的寄存器或者存储器进行存取操作都是后门访问操作。 2.在top_tb 中对counter赋初值： 优势： 1）后门访问不消耗时间。 2）测试计数32’hFFFF到32‘h1_0000，浪费时间，可以直接赋初值32’hFFFE。 劣势： 1.没波形，不好
uvm寄存器前门访问和后门访问理解
m0_72571331的博客
12-26 1295
uvm寄存器前门访问和后门访问理解
UVM糖果爱好者教程 - 24.通过后门访问寄存器
XtremeDV
06-22 5878
这篇文章将增加对寄存器抽象中定义的寄存器的后门访问。 通过附加几行代码，您可以通过后门访问寄存器。DUT我们使用与寄存器抽象中定义的相同的DUT（jelly_bean_taster）。 被测设备有两个寄存器，如下所示。                                            DUT 寄存器DUT将寄存器的每个字段定义为reg（第4至8行）。module jelly_b...
UVM——RAL模型运用之二（前/后门访问、寄存器值跟踪方式）
Mr.翟的博客
05-10 6427
文章目录一、两种寄存器访问方式1.1.前门访问1.2. 后门访问1.2.1.访问前的地址映射1.2.2.后门访问1.3.前/后门访问的比较二、两种跟踪寄存器值的方法——prediction2.1.自动预测（auto prediction）2.2.显式预测 一、两种寄存器访问方式   利用寄存器模型可以更方便的对寄存器进行操作。两种访问寄存器的方式是前门访问（front-door）和后门访问（bac...
UVM糖果爱好者教程 - 30.后门访问的背后
XtremeDV
06-28 7084
在之前的文章（通过后门访问寄存器和后门访问HDL路径）中，我们使用了configure，add_hdl_path和add_hdl_path_slice，然后这些函数神奇地创建了HDL路径。 作为一名用户，这很好，但作为一名专家，你想知道后面发生了什么吗？ 这篇文章将带你窥探一下后门访问的背后。寄存器块的HDL路径寄存器块将其HDL路径存储在队列中。 确切地说，它可以有多个队列（在以字符串为键的池中...
UVM实战_5_UVM中的寄存器模型
weixin_61103637的博客
01-13 1723
本章节主要介绍UVM实战第7章寄存器模型的内容通常来说，DUT中会有一组控制端口，通过控制端口，可以配置DUT中的寄存器，DUT可以根据寄存器的值来改变行为，这组控制端口就是寄存器配置总线。暂时以uvm实战附录B代码为例，后续要改成apb总线控制的rtl代码input clk;reg tx_en;reg invert;if(!endendif(!
寄存器模型后门访问
Future Chaser的博客
07-31 1762
在uvm_reg_。block中添加 dut 中寄存器（表现为寄存器的值，不一定是v中mem的形式 寄存器后门访问阻塞： 如果同一个地址寄存器的访问sequence排队或者进行时，此时后门访问会阻塞至该地址空闲。
寄存器（RAL）模型中的后门操作路径
liuwei848的博客
12-16 5514
我们在进行寄存器模型的后门操作时，必须提前设置后门操作路径，以此RAL模型方能进行操作。 `` 在上面这个RAL 模型中，当调用reg_blk.reg1.write(*)，参数指定是后门操作（UVM_BACKDOOR）,那么RAL模型时如何取得硬件rtl的绝对路径？ 核心的方法是调用reg::get_full_hdl_path，下面来讨论一下 首先要得到这个reg所在block的路径，设置bloc...
UVM知识点总结-寄存器模型
热门推荐
juvenilexhq的博客
04-05 1万+
UVM中的寄存器模型 寄存器模型的优势：在没有寄存器模型之前，只能启动 sequence 通过前门（FRONTDOOR）访问的方式来读取寄存器，局限较大，在 scoreboard（或者其他 component ）中难以控制。而有了寄存器模型之后，scoreboard 只与寄存器模型打交道，无论是发送读的指令还是获取读操作的返回值，都可以由寄存器模型完成。有了寄存器模型后，可以在任何耗费时间的phase中使用寄存器模型以前门访问或后门（BACKDOOR）访问的方式来读取寄存器的值，同时还能在某些不耗费时间的
评论 2
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值