ModelSim出现红色线不定态的可能情况

已于 2023-09-21 17:44:27 修改
阅读量2.4k 收藏 18
点赞数
文章标签： fpga开发 模块测试
于 2023-09-08 17:15:22 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/weixin_73945538/article/details/132762765
版权

前言

在FPGA学习中常用到modelsim进行仿真，该贴用来记录我在modelsim仿真中出现红色线条出现的原因及解决方法，同时总结已有的网上的出现该现象的例子modelsim

检查

首先modelsim中出现红色线条，表示不确定状态，常与testbench文件的编写有关。

1.可以先检查一下仿真设置，确定仿真文件是否选择正确此处仿真文件选择错误，可能导致输入设置不对，状态不确定，出现红线

2.可以检查仿真文件`timescale指令是否正确，就我自己有次忘写后并没出现什么问题，也没有出现红线，但不能确定跟这个没关系，因为看网上其他说法有说到可能是这个指令导致的问题

3.仔细检查initial语句是否赋值正确，clk信号是否有准确赋值，变量位宽是否保持一致。很大概率问题就出现在此，极有可能没写赋值或没写准确导致状态不定

4.检查是否使用case语句，使用case语句不要用<=进行赋值

我的错误经历（TAT）

1.不严谨的赋值导致data[0]成了不定态，波形表现得很规则o(TヘTo)，很有规律的出现了不定态

很自然的顺着写下来了

改完就好了

2.时钟信号赋值问题，之前一致没在意，系统时钟一直是很自然的用=赋初值，这次加了一个测试时钟，忘记用=赋初值了

时钟初值不用=，会在不定态之间一直跳转，就一直是不动态了o(TヘTo)

改完testbench文件就好了

相关推荐

Modelsim仿真常出现的错误及Fifo和RAM输出出现蓝线和红线_modelsim仿真出现红线_呓语煮酒的博客-CSDN博客

想上树
关注
  • 0
    点赞
  • 踩
  • 18
    收藏
    觉得还不错? 一键收藏
  • 1
    评论
Modelsim10.6c
11-04
Modelsim10.6c，完美运行，有需要的朋友可以下载使用，配合我的博客食用更佳。仅供学习参考使用。
modelsim reference guide
最新发布
01-23
任何人不得未经授权的情况下复制、分发或修改 ModelSim。 ModelSim 使用条款 ModelSim 的使用条款规定了使用 ModelSim 的条件和限制。用户必须同意遵守这些条款，包括但不限于保密义务、知识产权保护和责任限制。 ...
MODELSIME仿真报错：输入波形蓝色（高阻），输出（红色）不定
m0_72885897的博客
11-28 1015
MODELSIME仿真报错：输入波形蓝色（高阻），输出（红色）不定
关于modelsim仿真时出现红线（不定态hx）或者蓝线（高阻态hz）的问题
热门推荐
weixin_38486204的博客
03-17 3万+
在用modelsim进行时序仿真时，出现高阻态信号（蓝线）或者不定态信号（红线）的问题，如下图。 出现这样的情况，有一种可能的原因就是没有对这些信号进行初始化，所以在modelsim中认为输入信号为高阻态（z），输出信号为不定态（x）。 解决办法：对于输入信号在测试文件（tb）中一定要赋值；输出信号将其复位为一个确定的初始状态，比如采用异步复位的方式（如下图），此时的复位信号rst_n在测...
modelsim仿真时，有Hiz值或输出为红线时的一种可能原因
MuxBlossom的博客
11-15 9392
关于modelsim中出现红线或有值为Hiz的问题 最近在写verilog，写了一个多模块的工程并仿真，但遇到这样一个问题： 自己设置的时钟信号能够正常变化，顶层的输入正常，但复位信号rst的值一直为Hiz，输出的值也为x，波形图显示为一条红色直线。 解决问题 在csdn上翻看了大量大佬的文章并自己试着修改之后发现了问题所在： 仿真时，我只是将输入的值初始化了，并没有将输出的值也一并初始化，导致仿真时系统不知道输出的初值而判定为不定态，而不定态在仿真波形图中正是一条红色直线。 在testbench文件中将输
【无标题】
antinimy的博客
06-26 541
modelsim仿真出现红线和蓝线的解决办法
Modelsim仿真常出现的错误及Fifo和RAM输出出现蓝线和红线
呓语煮酒的博客
04-19 7989
Modelsim仿真常出现的错误及Fifo和RAM输出出现蓝线和红线 使用环境： 仿真环境： Modelsim 10.5a ；QuartusII 17.1 仿真内容： 由quartusII 17.1生成的fifo和rom，并进行测试。 出现问题： 仿真fifo和rom时候，输出出现高阻 几种常见错误： Modelsim在仿真过程中会出现很多经常见到的错误；有一些错误是由于源码编写错误，有些是modelsim配置错误；有些会显示蓝线高组态（Hiz）；有些会显示红线不定态（XXX); 当出现错误是，需要开发者定
ModelSim仿真时钟波形一直是不定态(X状态，值为X)
Mr_liu_666的博客
10-12 8015
在initia里面必须给时钟赋初始值，注意： 这样儿不叫初始值 initial begin #1sys_clk <= 'b0; #1sys_rst_n <= 'b1; end 这样儿才叫初始值 initial begin sys_clk <= 'b0; sys_rst_n <= 'b1; end 必须得把0时刻的值给出来，否则always里面来回跳转，是...
asim.rar_modelsim_对比_对比曲线_误码率_误码率对比
09-21
误码率仿真, 两路信号对比 ，误码率比较出曲线图；
modelsim仿真必回教程（最新）.pdf
07-04
最新的modelsim仿真教程，手把手的教程。
modelsim中当你的波形出不来的时候你改怎么办呢？
12-02
在modelsim中进行仿真的时候，当你的波形出不来的时候，你该怎么弄呢！入门者请关注，或许对你有帮助！！
modelsim-win32软件下载
06-04
软件下载
ModelSim轻松入门_verilog_modelsim_
10-04
Modelsim仿真工具是Model公司开发的。它支持Verilog、VHDL以及他们的混合仿真，它可以将整个程序分步执行，使设计者直接看到他的程序下一步要执行的语句，而且在程序执行的任何步骤任何时刻都可以查看任意变量的当前...
Modelsim仿真出现蓝线(Hiz高阻态)以及红线(x不定态)
electron的博客
03-01 6908
Modelsim仿真出现蓝线(Hiz高阻态)以及红线(x不定态) 原代码 //方法 1 实现：仅实现分频功能 module divider_six ( input wire sys_clk , input wire sys_rst_n , output reg clk_out ); reg [1:0] cnt; //cnt:计数器从 0 到 2 循环计数 always@(posedge sys_clk or negedge
不定态与高阻态，及modelsim默认波形颜色的含义
liuchj的博客
11-10 5308
数字电路只有高低电平，没有实际电平对应不定态和高阻态，X和Z更多的是用来表示设计者的意图或者用于仿真目的，旨在告诉仿真器和综合器如何解释这段代码。 X态：常用于判断条件，只在告诉综合工具设计者不关心它的电平是多少，是0是1都可以。 仿真的过程中有些信号产生了不定态（modelsim 默认红色波形为不定态），设计者需要判定这个不定态是不是合理的。如果真的不关心是0还是1，可以不解决。但建议所有信号都不应该处于不定态，写清楚是0还是1，不给设计添加“思考”的麻烦。 Z态：表示设计者不驱动这个信号（既不给0也不给
Modelism仿真出现输入蓝线不变，输出红线不变的问题
ichliebedich888的博客
06-30 438
进行排查发现是top_level_entity问题，对于quartus而言模块，顶部，文件名称对应很重要，应当仔细检查模块和顶部模块名称对应。记录一下，以免下次再犯。
关于modelsim仿真出现红线的问题
zhengdahaixiansheng的博客
12-09 2万+
最近一直在学习通信技术，调制解调之类的东西，自然用了不少quartus ，modelsim modelsim仿真的时候发现出现了红线，觉得程序写的也没有什么问题。很简单的一个分频。 最后各种找，然后自己也想了想，发现是因为没有初始化的问题。因为modelsim也不知道数据一开始的时候到底是0（低电平），还是1（高电平），所以说不能正确的执行你写的代码，初始化之后，就能输出期望的波形了。 当然
Modelsim仿真出现蓝色或者红色的线错误原因
xzs520xzs的博客
04-30 6877
问题描述： @Override public void run() { bytes = mmInStream.read(buffer); mHandler.obtainMessage(READ_DATA, bytes, -1, buffer).sendToTarget(); } 原因分析： Modelsim仿真出现蓝色或者红色的线错误原因：数据的宽度定义不不对，有时候负数时符号位溢出了。认真检查一下 ...
modelsim仿真IPhe生成的分频时钟产生不定态
07-10
您好！对于使用ModelSim仿真工具生成的分频时钟产生不定态的问题，可能有多个原因导致。 首先，您可以检查您的时钟分频IP的设计和配置是否正确。确保您正确地设置了分频比，以获得所需的分频频率。检查时钟分频IP的输入和输出接口是否正确连接，并且时钟信号是否传递到了目标模块。 其次，检查时钟信号的稳定性和质量。不稳定的时钟信号可能导致产生不确定的状态。您可以使用适当的时钟源来提供高质量的时钟信号。 另外，还要确保您的仿真设置正确。检查仿真时钟周期和仿真时间是否足够长，以充分观察分频时钟的行为。还要检查仿真模型中是否存在其他因素（例如时序问题或竞争条件），可能会导致不确定状态的产生。 最后，如果以上步骤都无法解决问题，您可以尝试使用其他仿真工具进行验证，以确定是否是ModelSim特定的问题。 希望这些提示能够帮助您解决问题！如果您有任何进一步的问题，请随时提问。

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论 1
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值