AXI-LITE使用教程（二）

免责声明：

本文所提供的信息和内容仅供参考。作者对本文内容的准确性、完整性、及时性或适用性不作任何明示或暗示的保证。在任何情况下，作者不对因使用本文内容而导致的任何直接或间接损失承担责任，包括但不限于数据丢失、业务中断或其他经济损失。

读者在使用本文信息时，应自行验证其准确性和适用性，并对其使用结果负责。本文内容不构成专业技术咨询或建议，具体的技术实现和应用应根据实际情况和需要进行详细分析和验证。

本文所涉及的任何商标、版权或其他知识产权均属于其各自的所有者。若本文中引用了第三方的资料或信息，引用仅为学术交流目的，不构成对第三方内容的认可或保证。

若有任何疑问或需进一步信息，请联系本文作者或相关专业人士。

目录

前言

一、生成AXI-LITE

二、示例程序讲解

1.IO接口

2.需要控制的接口

3.局部参数

4.定义所需的logic register space

5.生成axi_awready

6.锁存axi_awaddr

7.生成axi_wready

8.握手信号slv_reg_wren

9.更新寄存器

10.生成axi_bvalid、axi_bresp

11.生成axi_arready并锁存axi_araddr

12.生成axi_rvalid以及响应信号

13.更新待读寄存器数据

14.更新读端口数据axi_rdata

 

总结

 

---

前言

本期文章将讲述xilinx-vivado-AXI-LITE的程序

---

 

一、生成AXI-LITE

1.

2.

3.选择lite，slave，寄存器数量随意