本例使用的是TL-A7HASD采集卡,FPGA 芯片型号为 XC7A100T-2FGG484I
步骤一
1.1 首先新建一个工程,点击IP catalog在搜索框搜索SEM
打开后,设置controller clock frequency为25MHz(本例中使用的开发板系统时钟为25MHz,所以大家应该根实际调整clk的频率,但应保持在IP给到范围之内),
同时将ERROR injection shim选择为vivado lab tools,此操作是将IP中除了时钟clk和串口输入输出外的信号给到VIO IP中,方便我们观察,并生成IP。
1.2右击IP,找到open ip example design,生成例程。
修改例程中顶层模块如下,被注释掉的信号均显示在vio IP 中。
1.3 综合,加入引脚,实现后仿真,生成bit文件。
步骤二
在网上下载并安装tera term软件(自行搜索),不同版本的IP,tera term配置数据不同,本开发板配套的IP为4.1版本,对应的Xilinx参考文档为PG036。
根据PG036的串口配置,在tera term中也做相同配置。
其中,端口是根据自己开发板的串口号选择的,所以需要大家自行选择对应的串口号。
步骤三
步骤一、二设定好后,就可以将PC与开发板通过相应线进行连接。最后将bit下载后,我们就能在tera term界面中看到
出现此界面就显示,semIP初始化完成。
到此剩下的操作大家就可以自行去探索了。
参考文档PG036(XILINX官网获取)