xilinx dma调试笔记

最新推荐文章于 2024-08-20 02:31:33 发布
最新推荐文章于 2024-08-20 02:31:33 发布
阅读量1.2w 收藏 39
点赞数 10
分类专栏： FPGA 文章标签： DMA
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/daba0uo/article/details/86527668
版权
这篇博客记录了在调试Xilinx DMA时遇到的中断错误，作者分析了中断状态寄存器IrqStatus，发现错误与接收完毕同时发生。通过阅读手册，了解到错误信息位于S2MM_DMASR的低11位，但读取时进行了屏蔽。进一步分析发现，错误是由于S2MM缓冲区长度设置过小导致的。当设置的长度小于实际接收包大小时，会导致内部错误并使DMA通道暂停。解决方案是确保S2MM_LENGTH大于等于最大预期接收包的长度。
摘要由CSDN通过智能技术生成

按照官方案例，启动接收传输：

        u32 Status = XAxiDma_SimpleTransfer(&AxiDma, (UINTPTR)RxDMAPtr,
                 (u32)(1024), XAXIDMA_DEVICE_TO_DMA);
        if (Status != XST_SUCCESS) {
            printf("dma from device error:%d\n", Status);
            pthread_exit(0);
        }

发现接收到的中断总会进入IRQ_ERROR，打印IrqStatus的值

        IrqStatus = XAxiDma_IntrGetIrq(&AxiDma, XAXIDMA_DEVICE_TO_DMA);
        XAxiDma_IntrAckIrq(&AxiDma, IrqStatus, XAXIDMA_DEVICE_TO_DMA);
        if (!(IrqStatus & XAXIDMA_IRQ_ALL_MASK)) {
            printf("all mask = %x\n", IrqStatus);
            continue;
        }
        if ((IrqStatus & XAXIDMA_IRQ_ERROR_MASK)) {
            Error = 1;
            XAxiDma_Reset(&AxiDma);
            TimeOut = RESET_TIMEOUT_COUNTER;
            while (TimeOut) {
                if(XAxiDma_ResetIsDone(&AxiDma)) {
最低0.47元/天 解锁文章
左氏浮夸
关注
专栏目录
axi dma 常见的中断报错源码
HongDaYu的搬砖之路
01-23 2823
// axi dma 中断判断 常见错误;这个对于排查错误很有帮助 if (status & XILINX_DMA_DMASR_ERR_IRQ) { /* * An error occurred. If C_FLUSH_ON_FSYNC is enabled and the * error is recoverable, ignore it. Otherwise flag the error. * * Only recoverable errors can be cl
【Xilinx DMA SG】Xilinx DMA SG 模式
记录学习历程
02-05 6162
DMA简介： AXI 直接存储器访问 (AXI DMA) IP 提供高带宽直接存储器 AXI4 存储器映射和 AXI4-Stream IP 接口之间的访问。它SG模式还可以从中央处理中卸载数据移动任务 基于处理器的系统中的单元 (CPU)。初始化、状态和管理寄存器是 通过 AXI4-Lite 从接口访问。图说明了功能 核心的组成。 1、系统内存和stream目标之间的主要高速 DMA 数据移动是 通过 AXI4 Read Master 到 AXI MM2S Stream Master，以及.
AXI DMA IP核Width of Buffer Length Register参数
最新发布
weixin_41230430的博客
08-20 458
选择适当的"Width of Buffer Length Register"需要考虑您的具体应用需求、可用FPGA资源、性能要求和系统设计。通常，选择一个能够覆盖大多数预期传输大小，同时不过度消耗资源的值是理想的。“Width of Buffer Length Register” 是AXI DMA IP核中一个重要的配置参数，它决定了DMA传输的最大数据量。如果您有特定的应用场景或需要就如何选择最佳值进行讨论，请随时告诉我。
DMA环路测试
qq_37719487的博客
02-02 1745
转载：原博客 利用HP接口实现DDR—DMA—FIFO—DMA—DDR 的数据传输过程（DMA是simple模式，中断实现） DMA IP核三种模式：更多实例可参考项目system.mss中的demo。 simple模式：支持轮询和中断两种方式。 SG模式：支持多通道同时传输；能够将CPU解耦。 Micro DMA模式 涉及到高速数据传输时，DMA就显得非常重要了。本文的DMA主要是对PL侧的AXI DMA核进行介绍（不涉及PS侧的DMA控制器）。AXI DMA的用法基本是：PS通过AXI-lit
ZYNQ AXI DMA使用问题
weixin_42278284的博客
10-08 6935
最近被AXI DMA给坑了一下 烦躁了几天 今天终于找到了原因。之前一直以为是AXI FIFO有BUG 而且是XILINX的BUG 老是出现DMA读完FIFO中数据之后程序卡死的情况，而且还会丢失FIFO中的数据现象。网上的大部分例程都是回环测试 基本避过了这个坑 但是项目需要往FIFO中写入PL端获取的数据 就会遇到这个问题了。XINLINX的Document还是要多看看滴。 ...
第十一节，ZYNQ的AXI_DMA的使用
想做一条贪吃蛇
05-23 1万+
ZYNQ的AXI_DMA的使用 1 DMA控制器架构原理 AXIDMA:官方解释是为内存与AXI4-Stream外设之间提供高带宽的直接存储访问，其可选的scatter/gather功能可以将CPU从数据搬移任务中解放出来，在ZYNQ中，AXIDMA就是FPGA访问DDR3的桥梁，不过该过程受ARM的监控和管理。使用其他的IP（也是AXI4-Stream转AXI4-MM）可以不需要ARM管理。...
xilinx_dma
07-27
dma_performance_demo
Xilinx FPGA高性能多通道PCIe-DMA控制器
weixin_42144870的博客
11-29 1555
基于PCI Express Integrated Block，Multi-Channel PCIe QDMA Subsystem实现了使用DMA地址队列的独立多通道、高性能Continous或Scather Gather DMA，提供FIFO/AXI4-Stream用户接口。
xilinx平台dma分析
cesar的博客
07-11 5480
linux内核皆使用dmaengine架构来管理dma，未了解的可通过以下链接熟悉下： https://blog.csdn.net/were0415/article/details/54095899 现以视频输出为例进一步分析： 1.FPGA分配了一个显存空间，如下设备树所示： VideoOut_1ch_v_frmbuf_rd_0: v_frmbuf_rd@b0000000 { ...
XILINX_IP核_DMA
qq_45579489的博客
03-01 2829
DMA:direct memory assess 直接内存访问 在Xilinx的产品中有硬核DMA和软核DMA之分，如ZYNQ系列的板卡中包含PS模块即arm，是存在硬核DMA的，硬核DMA的传输速度不如PL端FPGA上的IP核即软核DMA
Xilinx授权：公开全部源代码的 PCIe DMA 引擎
07-08
这个DMA引擎在Xilinx 65nm的V5器件的PCIe IP上测试通过；已经在ML506 和ML555板上测试通过，欢迎大家下载使用和学习
Xilinx中DMA相关驱动代码
12-25
Xilinx设计中，特别是7系列SOC设计，诸如ZYNQ系列，在FPGA与DDR交互时会用到VDMA、CDMA、ADMA等，此为其驱动部分代码
K7_PCIE_DMA_XILINX
12-28
Xapp1171是Xilinx发布的一份技术应用笔记，详细介绍了如何在Xilinx FPGA中设计和实现PCIe DMA系统。这份文档涵盖了以下关键知识点： 1. **PCIe协议基础**：首先，理解PCIe协议的基础知识至关重要，包括PCIe的拓扑...
Zynq7000网络驱动调试笔记
07-21
### Zynq7000网络驱动调试笔记详解 #### 一、Zynq7000与SAMA5D3x的网络控制器 Zynq7000系列器件中的网络控制器与Atmel SAMA5D3x处理器中的千兆网络控制器采用的是相同的Cadence公司IP核心。尽管如此，两家公司却...
PCIE-XPDMA-SGDMA调试笔记
星旭的博客
05-22 3580
参考的手册地址： a). Xilinx PCIe axi memory mapped手册地址链接：https://china.xilinx.com/support/documentation/ip_documentation/axi_pcie/v2_8/pg055-axi-bridge-pcie.pdf b). xapp1171文档PCI Express Endpoint-DMA Initiato...
XILINX PCIE DMA/Bridge Subsystem for PCI Express （XDMA）笔记
热门推荐
星旭的博客
03-25 1万+
前段时间在公司项目中调试了PCIE，正好做一个总结，那些介绍XDMA、PCIE之类的多余的东西网上能搜到很多，我这里就不多说。我写的只是自己的一些想法，以及自己的设计思路。 同每一个刚开始调试PCIE的人一样，作为初学者大家都是先去网上搜集大量的资料学习，我也搜集了很多，看完之后其实还是有点泪崩，不知道怎么做。 在Vivado的IP Catalog中我们可以看到有三个可用于PCIE控制的IP核...
【Xilinx DMA】Xilinx FPGA DMA介绍
记录学习历程
02-07 7533
DMA(Direct Memory Access 直接内存访问) 可以在不受CPU干预的情况下，完成对内存的存取。 在PS和PL两端都有DMA，其中PS端的是硬核DMA，而PL端的是软核DMA。 如何选用这两个DMA呢？ 如果从PS端的内存DDR3到I/O、DDR3、OCM，少量的数据传输就用PS端的DMA； 而对于大量数据的搬运，内存DDR3到PL的软核AXI DMA，并且用HP接口以达到高速传输的效果，但是其缺点是会占用FPGA的一部分逻辑资源，以内存换速率。 AXI DMA为内存和AXI4
基于xilinx 平台的dma调试体会
执念
01-29 3119
年前最后一天，心不能飞。 1. AXI协议介绍 Xilinx ZYNQ或者UltraScale+ 芯片集成了ARM核和传统FPGA，具有硬件集成度高，ARM和FPGA的通信速率快，外部接口可灵活配置等优点。很适合应用在视觉、AI等领域。ARM和FPGA的数据交互大致有中断、寄存器和AXI等几种方式。 a. 中断, xilinx的soc芯片提供了专门的中断接口，由pl给到ps; b. 寄存器, ps产生控制信号或者提供参数给到pl使用，或者ps读取pl侧的逻辑状态； c. 当ps和pl需要频繁地的交互大量数
xilinx dma使用
09-17
Xilinx DMA（直接内存访问）是一种用于高性能数据传输的技术。它允许外设设备（如网络接口卡、磁盘控制器等）直接访问系统内存，而无需CPU的干预。使用Xilinx DMA，可以实现高带宽、低延迟的数据传输，提高系统的性能和效率。 Xilinx DMA的使用步骤如下： 1. 配置DMA引擎：使用Xilinx提供的工具，对DMA引擎进行配置。配置包括设置传输模式、数据宽度、传输方向等参数。 2. 分配DMA缓冲区：在系统内存中分配一块连续的物理内存空间作为DMA缓冲区。该缓冲区用于存储传输的数据。 3. 初始化DMA传输：设置DMA引擎的传输参数，如源地址、目的地址、传输长度等。 4. 启动DMA传输：通过写入控制寄存器等方式，启动DMA传输。DMA引擎开始从源地址读取数据，然后将数据传输到目的地址。 5. 等待传输完成：在DMA传输过程中，可以通过轮询或者中断的方式等待传输完成。 6. 处理传输结果：获取传输结果，检查传输是否成功，处理错误情况。 7. 释放DMA资源：在传输完成之后，释放DMA引擎和DMA缓冲区等资源，确保系统正常运行。 需要注意的是，在使用Xilinx DMA进行数据传输时，需要合理设置DMA传输参数，避免数据丢失、数据乱序等问题。此外，为了确保DMA传输的正确性和可靠性，还应该进行一定的错误检测和纠正措施。 总之，Xilinx DMA是一项强大的数据传输技术，可以显著提高系统的性能和效率。通过合理配置和使用，可以实现高带宽、低延迟的数据传输，满足不同应用场景的需求。
评论 10
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值