如何规范地使用双向（inout）信号？

孤独的单刀

已于 2022-05-13 15:40:55 修改

阅读量5.8k

点赞数 29

分类专栏： FPGA设计与调试文章标签： fpga

于 2021-08-10 16:57:31 首次发布

本文链接：https://blog.csdn.net/wuzhikaidetb/article/details/119573756

版权

FPGA设计与调试专栏收录该内容

58 篇文章

订阅专栏

本文介绍了FPGA设计中如何利用三态门实现双向总线的控制，例如在1-wirebus和IICbus中的应用。通过使能信号en，可以切换双向信号线IO的状态，使其在输出数据和高阻态之间转换。提供的Verilog代码展示了如何在实际设计中实现这一功能。

摘要生成于 C知道，由 DeepSeek-R1 满血版支持，前往体验 >

在FPGA设计过程中，难免会使用到双向信号，比如，1-wire bus，IIC bus等。

双向总线的使用实际上就是如何使用三态门输出高、低电平和高阻态。

下图是一个使用三态门的例子：

信号说明：

IO：双向信号线
IO_out：输出信号
IO_in：输入信号
en：三态门使能信号

使用思路：

使用使能信号en控制双向信号线IO是输出、还是高阻态
如果是输出，则把IO_out上的数据赋给双线数据线IO
如果是高阻态，则把IO的数据赋给IO_in，以获取总线上的输入

根据思路，可以写出上图的Verilog代码：

//双向总线写法测试模块
module inout_test(
		
	inout	IO                    //双线总线

);
reg		IO_out;                   //总线输出
reg		en;                       //三态使能信号

wire 	IO_in;                    //总线输入

assign IO_in = IO;                //把双向总线的数据赋值给输入（高阻状态下）
assign IO = en ? IO_out : 1'bz;   //根据使能信号，决定双向总线是输出还是高阻态

endmodule