在萧大哥的博客里看到这篇博客,用VHDL写过这个,在实际的项目中经常需要将特定的信号延迟,这个是Verilog的学习下了。。。。(http://www.cnblogs.com/oomusou/archive/2009/06/15/verilog_dly_n_clk.html)
Abstract
在實務上為了與其他信號同步,常會故意delay幾個clk。
Introduction
使用環境:NC-Verilog 5.4 + Debussy 5.4 + Quartus II 9.0
為什麼需要將值delay n的clk呢?比如說我想運算A+B,目前這個clk A已經到了,但B必須delay 3個clk之後才會到,為了運算A+B,勢必使用shift register將A delay 3個clk之後,才能與B同步,所以希望先做出delay 3個clk的功能,進而實作出delay n個clk。
delay_nt.v / Verilog
1
/*
2 (C) OOMusou 2009 http://oomusou.cnblogs.com
3
4 Filename : delay_nt.v
5 Compiler : NC-Verilog 5.4
6 Description : delay 3t method 3
7 Release : 06/15/2009 1.0
8 */
9
2 (C) OOMusou 2009 http://oomusou.cnblogs.com
3
4 Filename : delay_nt.v
5 Compiler : NC-Verilog 5.4
6 Description : delay 3t method 3
7 Release : 06/15/2009 1.0
8 */
9