信号完整性
文章平均质量分 56
信号完整性
夜灼华
身后是山川湖泊,眼里满是星河。
展开
-
DDR信号线的含义
基本知识Double Data Rate Synchronous Dynamic Random Access Memory 简称 DDR SDRAM 双倍数据率同步动态随机存取内存DDR SDRAM 在系统时钟的上升沿和下降沿都可以进行数据传输DDR芯片的数据总线有 8位 16位 32位,如果是8位芯片则64位的数据总线需要8颗DDR3芯片。DDR芯片引脚介绍CK,CK#:差分时钟信号。所有控制和地址输入信号在CK上升沿和CK#下降沿交叉处被采样,输入数据选通(DQS,DQS#)参考CK和CK#的转载 2021-11-11 11:50:11 · 8948 阅读 · 0 评论 -
差分对走线的原因
原创 2021-10-20 13:50:27 · 510 阅读 · 0 评论 -
高速信号的判据
PCB时钟频率超过5MHZ 或信号上升时间小于5ns,一般需要使用多层板设计。原因分析:这是PCB设计中的“55原则”。采用多层板设计信号回路面积能够得到很好的控制。关键信号线距参考平面边沿≥3H(H 为线距离参考平面的高度)。原因分析:抑制边缘辐射效应。什么是高速信号?如何判断高速信号?Cadence公司对此做了定义:1)凡是大于50MHz的信号,就是高速信号。2)信号是否高速和频率没有直接关系,而是信号上升/下降沿小于50ps时就认为是高速信号。3)当信号所在的传输路径长度大于1/6λ,信原创 2021-08-27 23:40:04 · 6697 阅读 · 0 评论 -
设计阻抗,挖空下层隔层处理
如下图是一个gerber file associated,走线在Top,第二层为GND层,却参考层为第三层。这些线的下边的第2层被挖空了,所以参考第3层,增加了走线与GND的距离,计算阻抗时走线可以更宽点。图中的红色线一般是射频线,或者是对线宽要求至少大于12mil以上的线;同时同层还有其他的阻抗线,如差分线,时钟线等等,一般这些线宽只要求6mil以上即可;这样就有同一布线平面上有两种以上不同阻抗线宽同时参考到邻近的参考平面,同厚度的介质,不同线宽,阻抗值是不一样的,所以,要增加图中红色走线到参考原创 2021-05-08 16:53:20 · 3356 阅读 · 0 评论 -
高速电路板两跟差分线最大可差的距离举例
举例: 时钟频率约为170MHz1.计算周期 1/170M = 5.882ns2.可以应用经验法则,例如将时滞保持在时钟周期的5%以下。5.882ns0.05=0.2941ns3.FR4 PCB上的信号传播的速度约为光速的一半为:299792458m/s ÷ 2 =149,896,229m/s4.希望最长的走线比最短的走线长不超过: 149,896,229m/s0.2941ns = 44mm所以差分线两线的长度差要保持在44mm以内。...原创 2021-05-07 18:44:53 · 891 阅读 · 0 评论 -
PCB地分割之信号回流
我仔细筛选过了,就这几张图看明白就行了。转载 2021-07-01 21:50:21 · 919 阅读 · 0 评论 -
USB接口PCB设计
设计SuperSpeed USB 线和 High-Speed USB 线总线时,可以使用下列最佳做法:▪ 尽量缩短 USB 线的走线长度(< 3 英寸(7.6cm),这个长度可参考高速信号的判据)。长走线会影响到发送器的质量,并会引入接收端上符号间的干扰(ISI)。▪ USB 3.0 走线需要在 SS_TX 信号线上有另一个交流耦合电容(0.1 µF)。这些电容需要对称放置,并与 IC器件接近。TX 线的去耦电容:▪ 需要对位于这些交流耦合电容正下方的最少一层进行截断,旨在符合电容的外形,以原创 2021-07-10 15:10:12 · 5718 阅读 · 0 评论 -
滤波电容为什么要靠近放置,去耦半径是什么?滤波电容如何打孔?(转)
转自专治pcb疑难杂症滤波电容为什么要靠近放置,储能电容为什么均匀放置?去耦半径是什么?滤波电容如何打孔?Q1: 芯片管脚的滤波电容为什么要靠近放置?杨老师回复:容值最小的电容,有最高的谐振频率,去耦半径最小,因此放在最靠近芯片的位置。另外从自谐振频率点分析来看:我们知道自谐振频率点是区分电容器是容性还是感性的分界点,低于谐振频率时电容表现为电容特性,高于谐振频率是电容表现为电感特性,只有在自谐振频率点附近电容阻抗较低,因此,实际去耦电容都有一定的工作频率范围,只有在其自谐振频率点附近频段内,电容才转载 2021-08-24 13:40:35 · 4119 阅读 · 0 评论 -
RF高速电路的电源走线方式
作者:Roger Bremer;Tracey Chavers;Zhongmin YuMaxim射频产品部转自硬件十万个为什么公众号 射频(RF)电路的电路板布局应在理解电路板结构、电源布线和接地的基本原则的基础上进行。本文探讨了相关的基本原则,并提供了一些实用的、经过验证的电源布线、电源旁路和接地技术,可有效提高 RF设计的性能指标。考虑到实际设计中PLL 杂散信号对于电源耦合、接地和滤波器元件的位置非常敏感,本文着重讨论了有关 PLL 杂散信号抑制的方法。为便于说明问题,本文以 MAX2827 8转载 2021-08-24 11:08:16 · 1445 阅读 · 0 评论 -
RF射频信号,高速信号能将电源平面作为参考平面吗?RF的电源怎么走
转自专治pcb疑难杂症Q:来自专治PCB疑难杂症首群:四层板,层叠走TOP-GND-POWER-BOTTOM,做共面阻抗,参考第三层的话,刚好天线下面的第三层区域走的电源3V3,有影响吗?还是天线参考必须要是GND吗?这个问题想直接用群里群友交流的截图,考虑到这种问题挺多人问,弄不太清楚。干脆就写写关于这个疑难问题的文章。首先电源平面肯定是能做参考平面的,常见的DDR的六层板,一般都用了电源层作为DDR信号的参考平面,这个设计过的基本都不会迟疑。我们要弄明白的问题就是电源平面是否可以作为RF信号,高速信转载 2021-08-24 09:26:03 · 1567 阅读 · 0 评论 -
100uF,10uF,100nF,10nF不同的容值,这些参数是如何确定的?
滤波电容在开关电源中起着非常重要的作用,如何正确选择滤波电容,尤其是输出滤波电容的选择则是每个工程技术人员都十分关心的问题。我们在电源滤波电路上可以看到各种各样的电容,100uF,10uF,100nF,10nF不同的容值,那么这些参数是如何确定的?50Hz 工频电路中使用的普通电解电容器,其脉动电压频率仅为100Hz,充放电时间是毫秒数量级。为获得更小的脉动系数,所需的电容量高达数十万 μF,因此普通低频铝电解电容器的目标是以提高电容量为主,电容器的电容量、损耗角正切值以及漏电流是鉴别其优劣的主要参数。而转载 2020-12-08 14:35:01 · 11468 阅读 · 0 评论 -
阻抗匹配跨分割问题
其中L2,L7都是完整的GND。L4、L5为电源(不完整)。上图中,紫色的为DDR数据线,在L6层,那么L7是完整的GND,可做其参考平面,上图可见,DDR数据线跨越了L5的电源层,这是否意味着,这个板子阻抗匹配时,L6的参考平面只有L7一层 ? (同理L3的阻抗参考平面只有L2一层?)如果同一块板子,A,B 两部分走线线宽一样,都要求50欧姆阻抗匹配,A部分走线有2个完整的参考平面(GND和电源),B部分走线有1个完整的参考平面,如果保证B部分的50欧姆阻抗,那么A部分由于有两个参考平面,是不是就不为.原创 2021-05-08 17:15:14 · 1254 阅读 · 4 评论