实习经验
记录实习中的笔试面试经历
荨然
学无止境,记录输入与输出!
展开
-
2023华为海思一面(数字后端)
1、中文自我介绍2、介绍自己的课题3、介绍自己学过的相关课程4、为什么选择数字后端5、对ASIC 芯片部门的了解6、介绍NMOS/PMOS的工作原理(半导体物理)NMOS:N沟道PMOS:P沟道增强型与耗尽型区别以NMOS为例,当Vgs大于阈值电压时,在栅极和衬底之间的SiO2绝缘层中产生一个电场。电场方向垂直于半导体表面的由栅极指向衬底的电场。这个电场能够排斥空穴而吸引电子,因此吸引的电子会与N+区构成N沟道。NMOS常用作下管,因为如果作为上管时,栅极加的电压应该要比VCC原创 2022-04-20 11:56:16 · 4621 阅读 · 14 评论 -
2022年NV-ASIC-physical design(一面)
首先对于简历里面的东西进行提问,主要是面试官感兴趣的东西,因为这个面试官也参加过数学建模,因此主要问的是数学建模。其次,由于自己的课题和工作方向不一致,所以介绍了自己的课题,以及目前自己的课题进行到那个步骤(和之前面candence同样的问题),我这边回答的是目前处于仿真完成阶段,后面应该要实测,那么问题来了,那你实测与仿真之间的误差 是什么,以及遇到误差后怎么处理(和candence一样的问题),并且还问到了为什么会选择数字后端。 下面一部分主要考察对数字后端知识的掌握,首先问的是对数字后端流程的掌握.原创 2022-03-29 11:43:06 · 574 阅读 · 0 评论 -
2022NV暑期实习笔试题(ASIC Physical Design)
**题外话:**考后发现ASIC Physical Design是后端但又偏前端一些,VLSI就是纯纯的后端,前人经验,有问题就直接问HR。题型十题简答题,每一题均有至少两问,虽然是纯英文,但是题目还是能看懂的。1、verilog写RTL代码,设计2:1MUX,以及用2:1MUX设计4:1MUX并且画出电路图。2、计算FIFO最小深度,假设fifo使用格雷码,如何约束格雷码总线上的偏差。3、在两个Flipflop中间插入latch,画出时序图,以及latch是如何优化hold timing.4、给原创 2022-03-21 20:35:58 · 884 阅读 · 0 评论