首先对于简历里面的东西进行提问,主要是面试官感兴趣的东西,因为这个面试官也参加过数学建模,因此主要问的是数学建模。其次,由于自己的课题和工作方向不一致,所以介绍了自己的课题,以及目前自己的课题进行到那个步骤(和之前面candence同样的问题),我这边回答的是目前处于仿真完成阶段,后面应该要实测,那么问题来了,那你实测与仿真之间的误差 是什么,以及遇到误差后怎么处理(和candence一样的问题),并且还问到了为什么会选择数字后端。
下面一部分主要考察对数字后端知识的掌握,首先问的是对数字后端流程的掌握,然后由于在过程中提到了约束条件,问题延伸到STA中有哪些约束条件,进而继续延伸到跨时域时钟分析的命令理解,面试官的问题没那么固定,主要是根据聊天过程中提到的点进行延伸。最后针对于笔试题也进行了相关提问,我这边主要问的timing borrow。
知识点:
1、时钟的不确定性的原因:时钟抖动,但是在setup与hold中,由于时序分析报告中时钟抖动是排除在时钟不确定中的,那么在setup中,由于launch path与capture path中考虑的是两个时钟沿之间,因此这边时钟不确定性包括的是时钟源头的不确定,但是在 hold中是同一个时钟沿,因此 时钟不确定性不包括时钟源头的不确定性,因为可以进行抵消。
2、考察队clock_group命令的用法。
3、针对于笔试题,考察latch对hold的修复作用。
2022年NV-ASIC-physical design(一面)
于 2022-03-29 11:43:06 首次发布