FPGA
文章平均质量分 95
xyz_
zz
展开
-
【FPGA】 HLS教程之C/RTL Cosimulation
翻译自xilinx官方教程ug902,p181原创 2019-10-16 11:34:26 · 8280 阅读 · 2 评论 -
【FPGA】基于HLS的FFT核使用
文章目录基于HLS的FFT核使用基于HLS的FFT核使用原创 2019-10-14 17:14:39 · 2312 阅读 · 1 评论 -
RM_Chapter7:Interrupts
文章目录Chapter 7:Interrupts7.1 Environment7.1.1 Private, Shared and Software Interrupts![在这里插入图片描述](https://img-blog.csdnimg.cn/20190531110145257.png)7.1.2 Generic Interrupt Controller (GIC)7.1.3 Resets ...翻译 2019-05-31 16:14:09 · 12 阅读 · 0 评论 -
【FPGA】AXI总线协议
文章目录AXI总线协议AXI总线类型AXI总线协议AXI 全称 Advanced eXtensible Interface 主要描述了主设备和从设备之间的数据传输方式AXI 协议主要描述了主设备和从设备之间的数据传输方式,主设备和从设备之间通过握手信号建立连接当从设备准备好接收数据时,会发出 READY 信号。当主设备的数据准备好时,会发出和维持 VALID 信号,表示数据有效数据只有...原创 2019-07-10 10:23:47 · 1485 阅读 · 0 评论 -
Vivado官方FFT-IP核_Fast Fourier Transform v9.0
文章目录原创 2019-08-06 21:15:18 · 145 阅读 · 0 评论 -
RM_Chapter14:General Purpose I/O (GPIO)
文章目录Chapter 14—General Purpose I/O (GPIO)14.1 Introduction14.2 Block Diagram14.3 GPIO Control of Device Pins14.3.1 Special Consideration for EMIO Signals14.3.2 Special Treatment of Bank0[8:7]14.4 Inte...翻译 2019-05-27 16:53:21 · 22 阅读 · 0 评论 -
【FPGA】Xilinx_ZYNQ7Z020——1. 安装Vivado
文章目录1. 安装Vivado1. 安装Vivado原创 2019-05-17 18:21:45 · 825 阅读 · 0 评论 -
【FPGA】Xilinx_ZYNQ7Z020——4. PS初体验
文章目录4. PS初体验创建IP核PS部分编程问题汇总4. PS初体验创建IP核体验ARM工程PL对应逻辑电路部分,PS对应ARM核部分本节使用ARM传输字符串到计算机上创建工程Create ProjectProject NameRTL Project选择芯片之类的zynq7000、速度等级-2,封装clg400FinishPS部分要使用到IP INTEGRA...原创 2019-05-21 10:28:27 · 1687 阅读 · 0 评论 -
【FPGA】Xilinx_ZYNQ7Z020——5. PS和PL简单结合
文章目录5. PS和PL简单结合5. PS和PL简单结合原创 2019-05-21 15:47:25 · 1886 阅读 · 0 评论 -
【FPGA】Xilinx_ZYNQ7Z020——6. PS定时器中断
文章目录6. PS定时器中断工程创建SDK下载调试6. PS定时器中断工程创建复制之前的ps_hello工程在弹出的对话框中填写新的工程名“ ps_timer ”,选择创建工程子目录 PS 里的定时器,因为不需要管脚输出,就不用配置管脚SDK运行 SDK ,可以看到,和前面的例程不同,这里又多出了一个硬件平台信息文件夹使用别人的 SDK 工程时也会有类似的现象出现,这里我...原创 2019-05-21 16:41:49 · 811 阅读 · 0 评论 -
【FPGA】Xilinx_ZYNQ7Z020——2. Led工程
3. LED工程Add Sources打开Vivado,点击QuickStart,创建新工程命名工程名字,以及文件路径等选择RTL Project(寄存器传输级工程)无需添加约束,点击下一步选择芯片信号等点击Finish创建完毕新建工程文件,右键Design SourceAdd design sourceCreate File,命名,点击OK,点击Finish完成即可...原创 2019-05-16 17:24:19 · 1154 阅读 · 0 评论 -
【FPGA】Xilinx_ZYNQ7Z020——7. PL 按键中断实验
文章目录7. PL 按键中断实验工程建立下载调试7. PL 按键中断实验前面的定时器中断实验的中断属于PS 内部的中断本实验中断来自 PL PS 最大可以 接收16 个来自 PL 的中断信号,都是上升沿或高电平触发本实验用按键中断来控制 LED工程建立本实验所用的 Vivado 工程只需要在“ ps_axi_led ”这个工程上添加用于按键输入的 AXI GPIO 就可以新...原创 2019-05-21 19:42:45 · 1249 阅读 · 0 评论 -
【FPGA】Xilinx_ZYNQ7Z020——8. 以太网实验( LWIP)
文章目录8. 以太网实验( LWIP)工程建立SDK程序下载调试8. 以太网实验( LWIP)开发板有1 路千兆以太网, 通过 RGMII 接口连接,本实验演示如何使用 SDK 自带的 LWIP模板进行千兆以太网 TCP 通信LWIP虽然是轻量级协议栈,但如果从来没有使用过,使用起来会有一定的困难,建议先熟悉 LWIP 的相关知识工程建立新建一个“ net_test vivado...原创 2019-05-21 21:21:26 · 7066 阅读 · 3 评论 -
【FPGA】Xilinx_ZYNQ7Z020——9.自定义IP
文章目录9.自定义IP创建自定义IP添加自定义IP到工程SDK编写常见问题9.自定义IPXilinx官方为大家提供了很多 IP 核,在 Vivado 的 IP Catalog 中可以查看这些 IP 核用户在构建自己的系统中,不可能只使用 Xilinx 官方的免费 IP 核,很多时候需要创建属于自己的用户 IP 核创建自己的 IP 核有很多好处,例如系统设计定制化 设计复用,可以在在 IP...原创 2019-05-22 09:27:27 · 826 阅读 · 0 评论 -
【FPGA】Xilinx_ZYNQ7Z020——11.固化程序
文章目录11.固化程序工程建立生成FSBL创建BOOT文件SD卡启动测试QSPI启动测试Vivado下烧写QSPI使用批处理文件快速烧写QSPI11.固化程序本实验选择VDMA 测试工程来固化,在建立 VDMA 测试工程时,我们没有使能 QSPI 和 SD卡,要固化程序必须使能 QSPI 或 SD工程建立生成FSBLFSBL是一个二级引导程序,完成 MIO 的分配、 DDR 控...原创 2019-05-22 16:18:30 · 1859 阅读 · 0 评论 -
【FPGA】Xilinx_ZYNQ7Z020——3. HDMI输出测试
FPGA之Xlinx_ZYNQ7Z020原创 2019-05-16 17:26:02 · 1467 阅读 · 0 评论