【FPGA】Xilinx_ZYNQ7Z020——5. PS和PL简单结合

5. PS和PL简单结合

• 使用zynq 最大的疑问就是如何把 PS 和 PL 结合起来使用，在其他的 SOC 芯片中一般都会有 GPIO
• 本实验使用一个 AXI GPIO 的 IP 核，让 PS 端通过 AXI 总线控制 PL 端的 LED 灯
• 实验虽然 简单，不过可以让我们了解 PL 和 PS 是如何结合的

创建工程

• 建立一个名为“ ps_axi_led Vivado 工程，表示 PS 通过 AXI 总线控制 LED 灯
• 创建一个 Block 设计
  
• 添加 ZYNQ 处理器
  

UART配置：

• 配置 Bank1 电平标准 为 LVCMOS 1.8V
• 如果不配置 Bank1 电平标准，可能导致串口无法接收
• 使能串口 ，使用 MIO48 MIO49
  

DDR3配置

• AX7010 配置 DDR3 型号为“ MT41J128M16