【FPGA】AXI总线协议

AXI总线协议

• AXI 全称 Advanced eXtensible Interface 主要描述了主设备和从设备之间的数据传输方式
• AXI 协议主要描述了主设备和从设备之间的数据传输方式，主设备和从设备之间通过握手信号建立连接
• 当从设备准备好接收数据时，会发出 READY 信号。当主设备的数据准备好时，会发出和维持 VALID 信号，表示数据有效
• 数据只有在 VALID 和 READY 信号都有效的时候才开始传输。当这两个信号持续保持有效，主设备会继续传输下一个数据
• 主设备可以撤销VALID 信号，或者从设备撤销 READY 信号终止传输
• AXI 的协议如图， T2 时，从设备的 READY信号有效， T3 时主设备的 VILID 信号有效，数据传输开始
  

AXI总线类型

AXI4-Lite

• 具有轻量级，结构简单的特点，适合小批量数据、简单控制场合。不支持批量传输，读写时一次只能读写一个字（ 32bit）。主要用于访问一些低速外设和外设的控制

AXI4

• 接口和 AXI-Li