ROM、RAM

本文介绍了ROM和RAM的区别及类型,包括只读存储器ROM的PROM、EPROM、EEPROM;随机存取存储器RAM中的SRAM和DRAM,以及它们的特性。此外,还提到了同步动态随机存取内存SDRAM的发展和闪存(Flash)的两种类型——Nor Flash和Nand Flash在FPGA配置中的应用。
摘要由CSDN通过智能技术生成

来自:FPGA探索者公众号
(1)ROM(Read-Only Memory,只读存储器)只能读出无法写入信息。信息一旦写入后就固定下来,即使切断电源,信息也不会丢失,所以又称为固定存储器。ROM所存数据通常是装入整机前写入的,整机工作过程中只能读出。

可编程只读存储器(PROM);

可擦可编程序只读存储器(EPROM);

带电可擦可编程只读存储器(EEPROM,一般使用 IIC 接口读写)。

(2)RAM(Random Access Memory,随机存取存储器),而且速度很快,RAM在计算机和数字系统中用来暂时存储程序、数据和中间结果,比如计算机的8G内存,掉电丢失;

(3)SRAM(Static Random-Access Memory,静态随机存取存储器)是 RAM 的一种。所谓的“静态”,是指这种存储器只要保持通电,里面储存的数据就可以保持;

(4)DRAM(Dynamic Random Access Memory,动态随机存取存储器),需要周期性地更新存储数据,所以叫“动态”。


SRAM 和 DRAM 比较:

SRAM 不需要动态刷新,速度快,性能高,但是功耗大、集成度低,同时体积也比 DRAM 大,由此 SRAM 的造价更高。


(5)SDRAM(Synchrono

Verilog是一种硬件描述语言,可以用来描述数字电路的行为和结构。在Verilog中,ROM(只读存储器)和RAM(随机存储器)是两种不同的存储器类型。它们有不同的访问方式、读写速度、存储容量和成本。 ROM是一种只读存储器,其中存储的数据无法被修改。ROM中的数据一般是在设计过程中预先指定的,因此ROM通常用于存储程序代码和常量数据。 在Verilog中,可以使用“initial”语句来初始化ROM中的数据,例如: ``` module rom ( input [7:0] addr, output reg [7:0] data ); reg [7:0] mem [0:255]; initial begin mem[0] = 8'h12; mem[1] = 8'h34; mem[2] = 8'h56; // ... end always @(addr) data <= mem[addr]; endmodule ``` 在上面的代码中,定义了一个8位地址和8位数据的ROM。使用“initial”语句初始化了ROM中的数据,然后使用“always”语句,使得当地址变化时,从ROM中读取对应的数据。 RAM是一种可读可写存储器,其中存储的数据可以被修改。RAM通常用于存储程序中需要动态修改的数据。 在Verilog中,可以使用“reg”类型声明一个寄存器,然后使用“always”语句来实现RAM。例如: ``` module ram ( input [7:0] addr, input [7:0] din, input wr_en, output reg [7:0] dout ); reg [7:0] mem [0:255]; always @(addr, wr_en) begin if (wr_en) mem[addr] <= din; dout <= mem[addr]; end endmodule ``` 在上面的代码中,定义了一个8位地址、8位写入数据、写使能信号和8位读出数据的RAM。使用“reg”类型声明一个寄存器,然后使用“always”语句,根据地址和写使能信号判断是写入数据还是读取数据,并将数据写入或读出。
评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值