时钟偏移（skew）和时钟抖动（jitter）以及clock uncertainty

抖动是时钟抖动，时钟边沿来的早或者晚
偏移是路径不同，到达不同d触发器的时间不一致

时钟抖动（Clock Jitter）：指芯片的某一个给定点上时钟周期发生暂时性变化，使得时钟周期在不同的周期上可能加长或缩短。
时钟偏移（Clock Skew）：是由于布线长度及负载不同引起的，导致同一个时钟信号到达相邻两个时序 单元的时间不一致。

区别：Jitter是在时钟发生器内部产生的，和晶振或者PLL内部电路有关，布线对其没有影响。Skew是由不同布线长度导致的不同路径的时钟上升沿到来的延时不同。

clock uncertainty：时钟不确定性，包括 jitter 和 skew；
pre-CTS：（Clock Tree Synthesis）时钟树综合前
post-CTS：时钟树综合后
pre-CTS的clock uncertainty包含：
setup time:jitter 和 skew
建立时间计算和连续两个时钟有关，所以要考虑jitter 和 skew
hold time: skew
保持时间计算仅和一个时钟有关，所以仅考虑jitter
post-CTS的clock uncertainty包含：
setup time: jitter
综合后，skew是确定了
要考虑jitter
hold time: 无
无需要考虑