数电
宇哥啊
这个作者很懒,什么都没留下…
展开
-
竞争冒险
竞争当信号通过导线和门电路时,将产生时间延迟。因此,同一个门的一组输入信号,由于它们在此前通过不同数目的门,经过不同长度导线的传输,到达门输入端的时间会有先有后,这种现象称为竞争。可以分为两类1、同一个输入信号,经过不同路径到达输入端,产生竞争2、多个信号同时变化,因为多个输入信号同时变化的瞬间或路径导致到达输入端时间不一致,产生竞争。如下图:A到f和B到f的时间不一致,可能会导致竞争冒险逻辑门因输入端的竞争而导致输出产生不应有的尖峰干扰脉冲的现象,称为冒险。分为0型和1型冒险0型:原创 2021-05-12 19:54:20 · 8822 阅读 · 0 评论 -
数据分配器和数据选择器
数据分配器数据选择器用数据选择器可实现任何组合逻辑函数。原创 2021-05-12 16:13:37 · 2855 阅读 · 0 评论 -
编码器、译码器
编码器译码器译码输出高电平有效译码输出低电平有效(一般是低电平有效)74LS138例题:门电路和译码器实现功能设计原创 2021-05-12 15:37:20 · 1340 阅读 · 0 评论 -
组合电路、(同步异步)时序电路
组合逻辑指任何时刻的输出仅取决于该时刻输入信号的组合,而与电路原有的状态无关的电路。特点没有存储和记忆作用。 由门电路构成,不含记忆单元,只存在从输入到输出的通路,没有反馈回路。描述方法有逻辑表达式、真值表、卡诺图、逻辑图等。组合逻辑包含电路加法器编码器译码器数据选择器数据分配器数值比较器时序逻辑指任何时刻的输出不仅取决于该时刻输入信号的组合,而且与电路原有的状态有关的电路。由存储电路和组合逻辑电路组成。同步时序逻辑所有触发器的时钟端连在一起。所有触发器在同一个时钟脉冲 C原创 2021-05-12 10:31:14 · 581 阅读 · 0 评论 -
cmos设计与或非电路
非或非或非三态门原创 2021-05-11 16:12:41 · 810 阅读 · 0 评论 -
cmos管
分类增强型MOS管,栅极与衬底之间不加电压时,栅极下面没有沟道存在。vGS=0,iD=0。耗尽型,栅极与衬底之间不加电压时,栅极下面已有沟道存在。vGS=0,iD不等0。S:源极(source)D:漏极(drain)G:栅极(gate)基础知识**空穴:**共价键中的空位。以硅为例,一个原子周围四个电子,当有一个为3个电子,就空出来一个位置成为空穴。P型半导体:空穴的浓度远大于自由电子的浓度,称之为多数载流子,简称多子;而自由电子为少数载流子,简称少子。N型杂质 多子:自由电子原创 2021-05-10 21:17:55 · 539 阅读 · 0 评论 -
TTL和coms空闲输入引脚处理办法
与门和与非门的多余输入端接逻辑 1 或者与有用输入端并接。因为与门,1和任何信号与不改变信号。注意:TTL 电路输入端悬空时相当于输入高电平,做实验时与门和与非门等的多余输入端可悬空,但使用中多余输入端一般不悬空,以防止干扰。...原创 2021-05-10 15:04:30 · 6365 阅读 · 0 评论 -
TTL和CMOS输出端连接注意
普通 TTL 门输出端不允许直接并联使用。三态输出门的输出端可并联使用,但同一时刻只能有一个门工作,其它门输出处于高阻状态—分时复用。集电极开路门输出端可并联使用,但公共输出端和电源 VCC 之间应接负载电阻 RL—线与。输出端不允许直接接电源 VCC 或直接接地。输出电流应小于产品手册上规定的最大值。...原创 2021-05-10 11:45:54 · 7852 阅读 · 0 评论 -
功耗-延迟积(评价电路性能)
常用功耗 P 和平均传输延迟时间 tpd 的乘积(简称:功耗 – 延迟积)来综合评价门电路的性能,即M = P* tpdM 又称品质因数,值越小,说明综合性能越好。原创 2021-05-10 10:41:07 · 1771 阅读 · 0 评论 -
导通延迟、截止延迟、平均延迟
均描述的器件输入到输出的延时输入电压波形上升沿 0.5 UIm 处到输出电压下降沿 0.5 Uom处间隔的时间称***导通延迟时间 tPHL。***输入电压波形下降沿 0.5 UIm 处到输出电压上升沿 0.5 Uom处间隔的时间称***截止延迟时间 tPLH。***平均传输延迟时间 tpd tpd 越小,则门电路开关速度越高,工作频率越高。...原创 2021-05-10 10:35:33 · 3463 阅读 · 0 评论 -
扇入和扇出系数
扇出系数是门电路输出低电平时允许带同类门电路的个数。(输出电流能驱动负载数目)扇入系数是指门电路允许的输入端数目。(最大能承受电流条件下,能允许的输入负载数目)原创 2021-05-10 10:29:40 · 9581 阅读 · 0 评论 -
噪声容限
定义输入信号上叠加的噪声电压只要不超过允许值,就不会影响电路的正常逻辑功能,这个允许值称为噪声容限(抗干扰能力)性质噪声容限越大,抗干扰能力越强。求解VNH高电平噪音容量VNL低电平噪音容量VOH输出高电平(min:允许的最小值)VOL输出低电平(max:允许的最大值)VIH输入高电平(min:允许的最小值)VIL输入低电平(max:允许的最大值)红色区域均有效,其实就是输入在多大的电压范围不会导致输出出错...原创 2021-05-09 20:54:52 · 5996 阅读 · 0 评论 -
元件门电路设计
与门或门非门原创 2021-05-09 20:09:24 · 95 阅读 · 0 评论 -
MOS管的开关特性(增强型NMOS)
MOS管的开关特性(增强型NMOS)当输入 uI <UGS(th),NMOS管截止,iD=0。当NMOS管导通时,导通电阻RON很小,uO=0。原创 2021-05-09 20:00:03 · 1747 阅读 · 0 评论