组合电路、（同步异步）时序电路

组合逻辑

指任何时刻的输出仅取决于该时刻输入信号的组合，而与电路原有的状态无关的电路。
特点
没有存储和记忆作用。 由门电路构成，不含记忆单元，只存在从输入到输出的通路，没有反馈回路。

描述方法

有逻辑表达式、真值表、卡诺图、逻辑图等。
组合逻辑包含电路
加法器
编码器
译码器
数据选择器
数据分配器
数值比较器

时序逻辑

指任何时刻的输出不仅取决于该时刻输入信号的组合，而且与电路原有的状态有关的电路。
由存储电路和组合逻辑电路组成。
同步时序逻辑
所有触发器的时钟端连在一起。所有触发器在同一个时钟脉冲 CP 控制下同步工作
异步时序逻辑
时钟脉冲 CP 只触发部分触发器，其余触发器由电路内部信号触发。因此，触发器不在同一时钟作用下同步工作。
时序逻辑包含电路
寄存器
移位寄存器
计数器等