EDA笔记(1)--VHDL语言

目的:摘录点自己容易忘的知识点，也可以供读者参考学习

EDA技术的概念

工作平台–计算机
开发环境–EDA软件
设计语言–硬件描述语言(HDL)
试验载体–可编程逻辑器件(PLD)
目标器件–ASIC芯片
应用方向–电子系统设计

EDA应用领域

印刷电路板（PCB）设计
集成电路（IC或ASIC）设计
可编程逻辑器件（FPGA/CPLD）设计
混合电路设计

PLD概述

基本的门电路包括组合电路和时序电路
任何的时序电路都可由组合电路加上存储元件（锁存器，触发器）构成
可编程逻辑器件（PLD）的分类
简单PLD: PROM，PLA，PAL，GAL
复杂PLD: CPLD，FPGA

基本语法组成

结构体

结构体功能：用于描述逻辑功能和电路结构。分为顺序语句(执行方式按照语句的前后排列顺序)和并行语句(同时执行，与语句的前后次序无关)

数据类型

常用的数据类型包括位类型BIT，整数类型INTEGER，布尔类型BOOLEAN，标准逻辑类型STD_LOGIC
BIT数据类型的信号规定的取值范围是逻辑位’1’或’0’。逻辑位‘1’或‘0’必须加单引号。
process(a，b，s)–敏感信号列表

端口语句和端口信号名

用PORT( )来引导，并在语句结尾处加" ;
VHDL要求只有相同数据类型的端口信号和操作数才能相互作用，系统不分大小写
端口模式:
IN输入端口&#