关于SDRAM参数细节问题

CAS延迟缩写为CL2或CL3,是当SDRAM检测到读命令和在输出引脚输出数据之间延迟的时钟周期数。这个延迟是一个重要的选择参数。

有一个小细节必须要注意，器件的CAS延迟期必须要大于其列访问时间(Tcac)和工作频率所对应的时间（Tclk）,即CL的选择必须满足以下公式：CL*Tclk>=Tcac

例如：Tclk为7.5ns（133M），Tcac为15ns，那么可以选择一个cl为2.如果Tcac为20ns，那么就必须选择cl3器件。但是一般的芯片手册上不会给出列访问时间(Tcac)，但是可以根据最小始终时间计算其值，如下表所示：

 

 

以CAS延迟为3时，以-75来讲器最小时钟时间为7.5ns即最大频率为133M,则Tcac=7.5ns*3=22.5ns

所以CLK最大始终周期是在满足以上公式的情况下来计算出来的，在写驱动时一定要知道这个概念。