阅读笔记：教你设计CPU——RISC-V 处理器的第一章

最新推荐文章于 2024-03-22 21:47:57 发布
最新推荐文章于 2024-03-22 21:47:57 发布
阅读量512 收藏 1
点赞数
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/yjn18021006815/article/details/109089492
版权

第一章、CPU综述
1.1
1、什么是CPU：中央处理器单元
2、什么是CPU架构：笔者理解为指令集架构 ISA
1.1.1——ISA是CPU的灵魂
指令集就是一组指令的集合，指令就是处理器进行操作的最小单元（比如乘除加减，读写存储器的数据）

指令级架构简称“架构”，“处理器架构”
有了指令集架构就可以使用不同的处理器硬件实现方案来设计不同性能的处理器。

处理器的具体硬件实现方案称为微架构（Micro architecture）：虽然不同的微架构实现会有不同的性能和成本，但是软件不用做任何修改就可以运行在遵循同一个指令集架构实现的处理器上。——基于此，把ISA形象地说成是软件和处理器底层硬件直接的桥梁和接口（一个重要的抽象层）

为了让软件程序员可以编写底层的软件，指令集架构不仅仅是一组指令的集合，还要定义任何软件程序员需要了解的硬件信息：支持的数据类型，存储器，寄存器状态，寻址模式，存储器模型等等

指令级架构是区分不同CPU的标准

1.1.2 CISC,RISC
指令集架构分为复杂指令级CISC和精简指令级RISC，两者主要区别:
1、CISC不仅包含处理器常用的指令，还包含许多不常用的特殊指令，指令数目比较多
2、RISC只包含处理器的常用指令，对不常用的操作常常是通过执行多条常用的指令来达到效果

计算机指令使用中有一个28定律，80%的时间使用20%的指令，意味着CISC太繁重了，CISC让CPU设计变得复杂，大大增加了硬件设计的时间成本和面积开销

1.1.3 32为和64位架构
处理器指令集架构的位数也是一个非常重要的概念
处理器指令集架构的位数是指通用寄存器的宽度，这个决定了寻址范围的大小，数据运算能力的强弱。
比如32位的架构的处理器，通用寄存器的宽度是32位，能够寻址的范围是2的32次方，就是4GB（4乘以2的30次方），运算指令可以操作的操作数就是32位

注意一下：处理器指令集架构的宽度和指令的编码长度没有关系，不是说64位架构的指令长度就是64位。从理论上讲，指令本身编码长度越短越好，因为可以节省代码的存储空间，因此即使在64位架构中，也大量存在16位编码的指令，很少出现64位长度的指令编码

总的说：
不考虑任何实际成本和实现技术，有两点要记住
1、通用寄存器的宽度对应指令集架构的位数越多越好，因为这对应更大的寻址范围和更强的运算能力

2、指令编码的长度越小越好，因为这样可以节省代码的存储空间

1.1.4 介绍一个常见指令集架构的历史故事 跳过
1.1.5 CPU的领域之分
在传统的计算机体系结构分类中，处理器应用可以分为3个领域，服务器领域，PC领域，嵌入式领域。p11有一个表格

1.2国产CPU不能成功的重要原因是ISA
1.5RISC-V的登场带来了希望，适合硬件实现，完全开放
有了开发而且免费的RISC-V架构极大降低了CPU设计的准入门槛

yjn18021006815
关注
  • 0
    点赞
  • 踩
  • 1
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
一个简单的 RISC-V CPU 设计与实现
qtxzh的博客
10-02 3018
RISCV五级流水CPU设计补充说明
处理器指令集架构的位数
xingzhe22222的博客
07-19 1293
      处理器架构的位数是指通用寄存器的宽度，其决定了寻址范围的大小、运算能力的强弱。譬如32位架构的处理器，其通用寄存器的宽度是32位，能够寻址的范围是2的32次方，即4GB的寻址空间，运算指令可以操作的操作数是32位。      值得注意的是，处理器指令集架构的宽度和指令的编码长度没有任何关系。不是说64位架构的指令长度为64位。从理论上来讲，指令本身的编码长度越短越好，因为可以节省代码...
架构学习之RISC-V
zhuaichen的博客
10-25 296
RISC-V是一种开源指令集架构（ISA），支持多种拓展指令，有基本指令集和扩展指令集组成，具有以下特点。简单性：RISC-V架构采用精简指令集（RISC）设计理念，指令集相对简单，易于理解、实现和优化。可扩展性：RISC-V架构支持可扩展性，允许开发者根据需求自由地添加新的指令集扩展，从而满足各种应用的需求。开放性：RISC-V是开源的，没有专利限制，任何人都可以自由地使用、修改和分发，这使得它成为了开源处理器设计和实现的重要基础。
RISC-V处理器设计入门指北 视频笔记
最新发布
yichen4265的博客
03-22 1636
RISC-V是哈佛结构的处理器，指令存储和数据存储是分开的有两个memory 指令存储器and数据存储器RV32\64 代表他是32位或64位的指令集 IEM等字母代表模块。
18 Riscv单周期CPU，一文就够 （第一弹）
weixin_43684667的博客
04-13 987
1、根据opcode发现指令存放的规律，用来位ex_op操作进行分类2、输出立即数时，通过多路选择器将提前解析出来的立即数进行选择3、通过中间线，进行处理信号得到信号的最终输出。
05｜指令架构：RISC-V在CPU设计上到底有哪些优势？
sucaiwa的博客
03-01 1746
在第一节课我们讲历史的时候，曾经提到过，CPU既是程序指令的执行者，又被程序中相关的指令所驱动。不过，我并没有具体说明什么是指令。其实指令就是我们交代CPU要执行的操作。那到底什么是指令集呢？我给你打个比方：假如你有一条狗，经过一段时间的训练，它能“听懂”了你对它说一些话。当你对它说“坐下”，它就乖乖地坐在地上；当你对它说“汪汪叫”；它就汪汪汪地叫起来，当你对它说“躺下”，它马上就会躺下来……这里你说的“坐下”、“汪汪叫”、“躺下”这些命令，就相当于计算机世界里的指令。
教ni设计CPU—RISC-V处理器篇.zip
08-08
《手把手教你设计CPU——RISC-V处理器篇》这本书很可能涵盖了以下内容： - RISC-V指令集的详细解析，包括每个指令的功能、格式和使用场景。 - RISC-V处理器的基本架构，如五级流水线、超标量设计、乱序执行等。 - ...
手把手教你设计CPU-RISC-V处理器篇
09-23
第 一部分 CPU与RISC-V综述 第 1章 一文读懂CPU之三生三世 2 1.1　眼看他起高楼，眼看他宴宾客，眼看他楼塌了——CPU众生相 3 1.3　人生已是如此艰难，你又何必拆穿——CPU从业者的无奈 17 1.4　无敌是多么寂寞——...
基于 Logisim 的 RISC-V 处理器设计（单周期）
05-30
在本文中，我们将深入探讨如何使用 Logisim 设计一个基于 RISC-V 架构的单周期处理器。RISC-V 是一种开放源码指令集架构（ISA），它以简洁、高效和可扩展性著称，已被广泛应用于各种嵌入式系统、物联网设备以及高...
机组大作业：基于RISC-V架构的45条指令单周期CPU设计
01-20
在本机组大作业中，我们将深入探讨基于RISC-V架构的单周期CPU设计。RISC-V，全称为“Reduced Instruction Set Computer - Version 5”，是一种开放源代码的指令集架构，旨在提供简单、高效且可扩展的计算平台。这个...
Clarvi: 剑桥大学教学用RISC-V处理器
01-31
Clarvi是由剑桥大学开发的一款专为教学设计的RISC-V处理器，它为学生提供了一个直观的平台，让他们能够深入学习处理器的工作原理、指令集结构以及计算机系统的底层运作。RISC-V是一种开放源代码的指令集架构（ISA）...
基于VHDL语言的8位RISC-CPU设计
04-04
基于VHDL的RISC设计 在现代电路设计中，经常需要嵌入特定功能的CPU。在FPGA中实现这样的CPU，具有高速、灵活等优点。RISC是最通用的处理器结构，PowerPC TM、ARM TM 和MIPS TM是其中的代表。 本论文拟利用VHDL语言，完成一种简易的RISC的设计，并利用FPGA实现。
大家一起从零设计RISC-V处理器（四）之RISC-V 32位（RV32I）指令集详细介绍
宏强-Blog
03-21 1万+
这里写自定义目录标题1.简述2.RV特权模式3.RV指令集分类2.RV寄存器3.RV32I指令集3.指令集归类4.指令集归类1）算术与逻辑运算指令2）数据载入和存储指令3）跳转指令 1.简述 RISC-V官方标准主要分为两部分：用户指令集、特权模式； 2.RV特权模式 根据不同的应用场景和需求，同一指令集根据不用特权模式在设计上采取不同的策略；为了加强对操作系统和信息安全的支持，定义三种模式，每一钟模式对应一个特权层级，机器模式层级最高，普通用户模式层级最低，层级越高软件可操作的权限就越高；类似在linux
这本读者期待的芯片书《手把手教你设计CPU——RISC-V处理器》终于出版！
weixin_34198881的博客
05-14 2970
点击关注异步图书，置顶公众号每天与你分享IT好书 技术干货 职场知识​​点击图片购书​参与文末话题讨论，每日赠送异步图书——异步小编在摩尔定律减缓的今天，一味比拼硬件性能的技术竞赛变得越发艰难。然而性能提升的最终目的是满足应用，如何在现有的能力下最大程度地满足数以千万计的不同应用的需求，就成了当今处理器行业要面对的重要问题。RISC-V站在了时代的风口，其作为一种开源架构的出现必将对芯片产业产生深...
RISC-V学习资料：《手把手教你设计CPU——RISC-V处理器》
阿群的笔记(同步备份自简书)
12-05 1万+
《手把手教你设计CPU——RISC-V处理器》 单击此处样章试读 作者：胡振波 出版社： 人民邮电出版社 ISBN：9787115480521 版次：1 商品编码：12360850 包装：平装 开本：16开 出版时间：2018-05-01 http://item.jd.com/12360850.html?dist=jd?dist=jd ...
《手把手教你设计CPU——RISC-V处理器》读书笔记
whik1194的博客
11-04 8998
文章目录关于书籍和胡振波关于RISC-V关于蜂鸟E200全书结构国产CPUCISC和RISC的区别RISC-V商业版本与开源版本配套源码配套开发板购买总结推荐阅读 Stay Hungry, Stay foolish（求知若饥，虚心若愚）——Steven Jobs（史蒂夫-乔布斯） 关于书籍和胡振波 首先感谢面包板社区提供这本**《手把手教你设计CPU——RISC-V处理器篇》书籍的试读机会。这...
基于RISC-V架构的开源处理器及SoC研究综述（一）
热门推荐
leishangwen的专栏
02-12 2万+
RISC-V是一种新的指令集架构，发布以来得到了大量关注，在描述了RISC-V的产生背景、基本设计的基础上，简单比较了其与现有的开源指令集架构、商业指令集架构的优劣，随后详细介绍了现有的采用RISC-V架构的开源处理器、开源SoC，并展望了RISC-V的未来发展。
risc-v处理器设计
qq_48528105的博客
04-21 5297
RISC-V CPU设计-绪论及单周期CPU设计绪论第一章：单周期CPU设计①：pc_reg②：IF阶段③：ID阶段③ EX阶段注释也是必不可少的 绪论 为了更好的学习和理解RISC-V处理器设计，在阅读了计算机组成与设计软硬件接口RISC-V这本书后，我决定自己动手写一个简单的CPU，下面我将分享整个设计的过程，本过程是我个人学习的一个记录，仅供参考，我的代码水平不高，作为一名跨专业考生我只是学习了半年的的verilog，代码质量肯定不是很高，顺便一提，整个CPU基本都是我根据书上的图来搭建的，可能代码
RISC-V（1）cpu基础
怠桑的博客
05-21 2308
1.1.RISCV CPU概述 RISC-V(读作“RISC-FIVE”)是基于精简指令集计算(RISC)原理建立的开放指令集架构(ISA)，V表示为第五代RISC(精简指令集计算机),表示此前已经四代RISC处理器原型芯片。由加州大学伯克利分校的David A. Patterson教授带领下完成。与大多数ISA相反，RISC-V ISA可以免费地用于所有希望的设备中，允许任何人设计、制造和销售RISC-V芯片和软件。它是第一个被设计成可以根据具体场景可以选择适合的指令集的指令集架构。基于RISC-V指令集
手把手教你设计cpu——risc-v处理器篇
06-28
### 回答1： 很高兴听到您对RISC-V处理器的兴趣。设计CPU是一项复杂的任务，需要深入的计算机体系结构知识和硬件设计技能。以下是一些基本步骤，可以帮助您开始设计RISC-V处理器： 1.了解RISC-V架构：RISC-V是一种开放源代码指令集架构，它的设计旨在简化处理器的设计和实现。您需要了解RISC-V的指令集、寄存器、内存管理和异常处理等方面的基本知识。 2.选择设计工具：设计CPU需要使用硬件描述语言（HDL），如Verilog或VHDL。您需要选择一个合适的设计工具，如Xilinx Vivado或Altera Quartus等。 3.设计处理器核心：处理器核心是CPU的主要组成部分，它包括指令译码、执行单元、寄存器文件和数据通路等。您需要根据RISC-V架构的要求设计处理器核心。 4.实现内存管理单元：内存管理单元（MMU）是处理器的重要组成部分，它负责管理内存访问和虚拟地址转换等。您需要实现MMU以支持RISC-V的内存管理功能。 5.测试和验证：设计CPU后，您需要进行测试和验证以确保其正确性和性能。您可以使用仿真工具进行测试，或者使用FPGA进行验证。 以上是设计RISC-V处理器的基本步骤，但这只是一个简单的概述。设计CPU需要深入的计算机体系结构知识和硬件设计技能，需要不断学习和实践。希望这些信息能够帮助您开始设计RISC-V处理器。 ### 回答2： RISC-V处理器是一款开源的指令集架构，目前被广泛应用于各种类型的芯片设计中，如移动设备、网络设备、服务器等。在学习如何设计RISC-V处理器之前，我们需要先了解一些基本的概念和技术。 首先，指令集架构（ISA）是处理器硬件和软件之间通信的接口规范，决定了处理器可以解释和执行哪些指令。在RISC-V处理器中，指令集被分为不同的“指令集扩展”模块，包括基本指令集、乘除运算指令集、浮点运算指令集等。每个扩展模块都包含一组相关的指令，为定制和优化处理器提供了灵活性。 其次，流水线技术是处理器设计中常用的性能优化手段。流水线是一个分阶段的处理器执行单元，每个阶段依次执行指令的不同部分，从而实现指令并行执行。然而，流水线可能会遇到数据相关性和控制相关性等问题，需要使用一些技术来解决。 最后，硬件描述语言（HDL）是描述数字电路和系统的语言，可以使用HDL来描述处理器的逻辑电路和功能实现。常见的HDL包括Verilog和VHDL，可以使用这些语言来实现RISC-V处理器的功能模块。 接下来，我们可以手把手教你如何设计RISC-V处理器： 第一步，定义指令集。定义指令集是设计处理器的第一步，需要确定基本指令集并考虑扩展模块的需求。 第二步，确定处理器流水线架构。处理器流水线架构的设计涉及指令的分阶段执行和数据通路的设计，需要考虑处理器性能和复杂度的平衡。 第三步，实现处理器的逻辑电路。通过HDL语言来实现RISC-V处理器的逻辑电路和功能模块，包括控制单元、寄存器文件和运算单元等。 第四步，进行仿真和验证。仿真和验证是测试处理器功能和性能的关键步骤，可以使用EDA工具来进行仿真和验证。 第五步，进行物理设计。物理设计涉及到处理器芯片的物理规划、布图和布线等步骤，需要协同进行。 以上是大致的设计流程，实际上，RISC-V处理器设计需要考虑的因素还有很多，例如内存管理、中断处理等等。不过，只要按照步骤逐步设计，加上充分的沟通和协作，基本上都能够顺利完成设计任务。 ### 回答3： RISC-V是一个完全开源的指令集架构，可以自由使用和修改，非常适合自己设计CPU。以下是手把手教你设计CPU-RISC-V处理器篇。 第一步：确定CPU体系结构和指令集 首先，需要确定CPU的体系结构和指令集。RISC-V提供了多个不同级别的指令集，每个级别的指令集都有不同的指令数量、复杂度和性能。根据自己的需要和能力，选择适合自己的指令集。 第二步：设计CPU数据通路 设计CPU的数据通路需要确定如何实现指令的执行和数据的传输。可以使用硬件描述语言（例如Verilog）来描述数据通路。对于RISC-V处理器，需要实现以下基本单元：ALU（算术逻辑单元）、寄存器文件、存储器控制器和指令解码器。 第三步：测试CPU 设计完成后，需要对CPU进行测试。可以使用模拟器来模拟CPU的运行，也可以将CPU制成芯片进行实际测试。在测试期间，可以使用不同的指令和数据来验证CPU的正确性和性能。 第四步：优化CPU 一旦确认CPU能够正确运行，就可以开始优化CPU的性能。可以使用一些技术来提高CPU的性能和功效，例如通过流水线、分支预测、数据缓存等方式提高数据传输和处理效率。 总结： 设计RISC-V处理器需要确定体系结构和指令集，设计数据通路，测试和优化。这个过程需要深厚的计算机体系结构和数字电路设计的知识，同时要有足够的耐心和毅力。通过这个过程，可以获得极为满足和有成就感的终极收获。

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值