基于RISC-V指令集的处理器设计——CPU的基本原理

已于 2024-07-22 15:56:52 修改
阅读量450 收藏 6
点赞数 5
文章标签： risc-v
于 2024-07-21 17:00:53 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/m0_74289471/article/details/140590440
版权

概述

32位、64位和128位支持

应用领域

嵌入式系统：由于其低功耗和高效性，RISC-V 非常适合嵌入式设备，如物联网（IoT）设备。

高性能计算：RISC-V 的灵活性使其能够满足高性能计算的需求，并在超算等领域逐渐得到应用。

TCG IR（Tiny Code Generator Intermediate Representation）是 QEMU 中使用的中间表示（Intermediate Representation，IR），主要用于实现目标架构与主机架构之间的代码转换和优化。TCG IR 作为一个中间层，使得 QEMU 能够支持多种不同的处理器架构，同时提高了代码生成的灵活性和效率。

c语言-->汇编语言-->机器语言

汇编语言是由RISC-V指令集

指令存储器中存储指令（机器语言）

数据存储器中存储数据

基本名词介绍

PC地址  给一个地址出一个指令

OP Code操作码：识别指令----r type指令/i type指/UT type/load store

控制器：根据指令发出控制信号

寄存器堆：32个寄存器（存数据的）---直接与CPU交互

Data memory存储空间大，速度慢

指令集

add  Rd  Rs1  Rs2

意义：Rs1+Rs2=Rd

ALU逻辑运算器

参考RV32基本指令集表

根据OP Code判断是

r type的指令和i type指令

r type的指令

Add加法

Sub减法

SLT小于之一

SLTU无符号的小于之一

OR或

AND与

XOR异或

移位指令

SLL逻辑左移

SRL逻辑右移

SRA算术右移

i type指令

ADDI

SLTI小于之一

SLTIU无符号的小于之一

XORI

ORI

ANDI

移位指令

SLLI逻辑左移

SRLI逻辑右移

SRAI算术右移

SRLI和SRAI的区别是补位补的是算术位还是符号位

R取自寄存器堆 i取自于立即数

R type指令和i type指令是从ALU中写回到寄存器堆里的  i type就是没有Rs2

访存指令

Load指令

从data memory里面写回去，从数据寄存器里取出来的数据写回到寄存器中（只有rs1和rd）

LB(8bits    但实际要扩展成32位形式，符号扩展)     

LH(16bits但实际要扩展成32位形式，符号扩展)   

 LW(32bits) 

  LBU (8bits    但实际要扩展成32位形式，无符号扩展) 

  LHU(16bits但实际要扩展成32位形式，无符号扩展)   

Store指令

从寄存器中取出的数据写回到数据寄存器中（有rs1（基地址），rs2（把rs2中的数据写回到寄存器中））

SB（从32位截取8位读）

SH（从32位截取16位读）

SW（直接读32位）

顺序指令

PC+4原理

32位机：一条指令占了四个地址 （1 btye= 8 bits 4 btye=32 bits）

一个字节占一个地址

PC+4（顺序执行）

Beq指令

跳转执行  需要把跳转信息存储在立即数中调用

PC+16/32.....（跳转执行但要是4的倍数 ）----跳转指令-----

条件跳转

（Beq相等则跳转 Bne不相等则跳转  Bge大于等于则跳转 BLT小于则跳转）

和无条件跳转

（Jal（当前数加立即数） Jalr（原寄存器中的数加立即数））

信号（在Control中识别）

Branch 选择PC+4

MemRed 在load指令状态下，实际中可以一直读

MemWrite 在store指令下，不能一直写

MemtoReg多选器的信号 Load指令写回去，或者ALU的运算结果写回去

RegWirte写回寄存器堆

ALU control识别具体那种运算

蓝裕安
关注
  • 5
    点赞
  • 踩
  • 6
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
【RISC-V学习】《手把手教你设计CPU——RISC-V处理器》笔记（二）2021.11.11
qq_41876038的博客
11-11 2512
本文只针对RISC-V的相关内容大纲进行整理，对于蜂鸟E200处理器的内容基本上简要略过。且内容只是大纲部分，便于对本文有全局的理解，以及便于今后的翻阅查找。 第二部分 手把手教你使用Verilog 设计CPU 第五章 蜂鸟E200设计总览和顶层介绍 第五章主要以蜂鸟E200为具体实例介绍如何设计一款RISC-V CPU，从宏观入手，介绍若干处理器设计的总览要诀。 本章可以让我们清楚设计RISC-V CPU要从哪几个方面进行考虑，不需要清楚具体的实现细节。 5.1 处理器硬件设计概述 1.架构和
计算机硬件基础课程设计：RISC-V单周期CPU设计与实现（详细报告及核心代码）
m0_74474725的博客
04-01 2697
立即数imm由立即数生成模块生成，根据I型运算类指令的指令格式，I型立即数的低12位imm[11:0]来自指令的31~20位，按照符号位扩展方法扩展得到32位立即数送给ALU， ALU完成具体的运算，运算的结果通过寄存器堆的数据写端口WD送rd寄存器保存，rd寄存器的地址WA来自指令的rd字段。这次经验对我未来的学习具有非常重要的意义。分支类指令的立即数是B型立即数，因为指令地址必定是偶数地址，为了扩大转移的地址范围，将指令中的12位立即数作为imm[12:1]，最低位固定为0，高19位填充立即数的符号。
RISCV64IM 处理器设计
木林学长的博客
09-29 383
​ 项目实现的是支持RISCV64IM一款五级流水线，可支持机器模式，带有ICACHE和DCACHE，总线使用的AXI4协议连接SOC，其中SOC包含APB和chiplink等协议。可以运行RT-Thread等系统 （最后的代码在./npc/vsrc/)其中vsrc为五级流水线版本，superscalar文件夹为乱序双发射版本。(但是由於使用的記分板的實現方式所以後面增加difftest需要增加一個沒有必要的順序提交，所以就算是個半成品吧， 但是超標量的問題都會遇到，可以用來作為例子入坑超標量)
RISC-V处理器设计入门指北 视频笔记
yichen4265的博客
03-22 1679
RISC-V是哈佛结构的处理器，指令存储和数据存储是分开的有两个memory 指令存储器and数据存储器RV32\64 代表他是32位或64位的指令集 IEM等字母代表模块。
RISC-V架构单周期CPU设计
ccxzx的博客
05-30 1079
本文章旨在设计一个32位的单周期CPU，使用RISC-V架构，并且通过编写verilog语言，最终在FPGA上面实现CPU的完整功能。
RISC-V处理器的设计与实现（一）—— 基本指令集
欢迎一起交流问题！
06-20 1万+
本人小白一枚，在学习FPGA的过程中偶然刷到了tinyriscv这个开源项目，并且自己对计算机体系结构的知识也很感兴趣，所以想参考这个开源项目做一个基于RISC-V指令集的CPU
RISC-V（1）cpu基础
怠桑的博客
05-21 2342
1.1.RISCV CPU概述 RISC-V(读作“RISC-FIVE”)是基于精简指令集计算(RISC)原理建立的开放指令集架构(ISA)，V表示为第五代RISC(精简指令集计算机),表示此前已经四代RISC处理器原型芯片。由加州大学伯克利分校的David A. Patterson教授带领下完成。与大多数ISA相反，RISC-V ISA可以免费地用于所有希望的设备中，允许任何人设计、制造和销售RISC-V芯片和软件。它是第一个被设计成可以根据具体场景可以选择适合的指令集的指令集架构。基于RISC-V指令集
18 Riscv单周期CPU，一文就够 （第一弹）
weixin_43684667的博客
04-13 1015
1、根据opcode发现指令存放的规律，用来位ex_op操作进行分类2、输出立即数时，通过多路选择器将提前解析出来的立即数进行选择3、通过中间线，进行处理信号得到信号的最终输出。
riscv-fs：F＃RISC-V指令集正式规范
02-03
RISC-V（Reduced Instruction Set Computer - Version Five）是一种开放源码的指令集架构（ISA），由加州大学伯克利分校于2010年发起，旨在创建一个简单、可扩展且高效的新一代处理器设计标准。RISC-V架构的核心理念...
教ni设计CPU—RISC-V处理器篇.zip
08-08
《手把手教你设计CPU——RISC-V处理器篇》这本书很可能涵盖了以下内容： - RISC-V指令集的详细解析，包括每个指令的功能、格式和使用场景。 - RISC-V处理器的基本架构，如五级流水线、超标量设计、乱序执行等。 - ...
A.RISC-V.SystemC-TLM.simulator
04-12
本文将详细介绍一个基于RISC-V的SystemC-TLM模拟器——CARRV 2020。 #### 模拟器概述 **CARRV 2020** 是一个专门为RISC-V CPU设计的简单模拟器。该模拟器旨在为嵌入式处理器提供一个小型且易于扩展的解决方案。它...
华中科技大学计算机组成原理--24条指令MIPS单周期CPU
05-21
华中科技大学计算机组成原理课程中，学生将接触到一个重要的实践环节——基于24条指令的MIPS单周期CPU设计。这一实践旨在深入理解计算机硬件的运作机制，特别是CPU内部的工作流程。在头歌实践平台上，学生可以通过...
MIPS单周期CPU设计(24条指令+差异化指令 OR 45条指令) 详细实现
最新发布
06-12
我们将探讨CPU设计的基本原理，MIPS指令集的特点，以及如何实现这些指令的单周期处理。 首先，单周期CPU设计的核心在于其名字——所有操作在一个时钟周期内完成，包括取指、解码、执行、访存和写回等步骤。这样的...
阅读笔记：教你设计CPU——RISC-V 处理器的第一章
yjn18021006815的博客
10-15 519
第一章、CPU综述 1.1 1、什么是CPU：中央处理器单元 2、什么是CPU架构：笔者理解为指令集架构 ISA 1.1.1——ISA是CPU的灵魂 指令集就是一组指令的集合，指令就是处理器进行操作的最小单元（比如乘除加减，读写存储器的数据） 指令级架构简称“架构”，“处理器架构” 有了指令集架构就可以使用不同的处理器硬件实现方案来设计不同性能的处理器。 处理器的具体硬件实现方案称为微架构（Micro architecture）：虽然不同的微架构实现会有不同的性能和成本，但是软件不用做任何修改就可以运行在遵
RISC-V处理器的设计与实现（二）—— CPU框架设计
欢迎一起交流问题！
06-25 6432
说到计算机，那就不得不提大名鼎鼎的冯诺依曼了：约翰·冯·诺依曼（John von Neumann，1903年12月28日-1957年2月8日），美籍匈牙利数学家，计算机科学家，物理学家，是20世纪最重要的数学家之一。冯·诺依曼是罗兰大学数学博士，是现代计算机，博弈论，核武器和生化武器等领域内的科学全才之一，被后人称为“现代计算机之父”、“博弈论之父”。
一文看懂RISC-V的RV32I指令集
limanjihe的专栏
01-09 1万+
reference: <riscv-spec.pdf> 1.RV32I指令集格式 六种基本指令格式，分别是： 目的 类型 用于寄存器-寄存器操作 R 类型指令 用于短立即数和访存 load 操作 I 型指令 用于访存 store 操作 S 型指令 用于条件跳转操作 B 类型指令 用于长立即数 U 型指令 用于无条件跳转 J 型指令   如下所述，分支指令（B 类型）的立即数字段在 S 类型的基础上旋转了 1 位。跳转指令（J类型）的直接字段在 U 类型的
05｜指令架构：RISC-V在CPU设计上到底有哪些优势？
sucaiwa的博客
03-01 1785
在第一节课我们讲历史的时候，曾经提到过，CPU既是程序指令的执行者，又被程序中相关的指令所驱动。不过，我并没有具体说明什么是指令。其实指令就是我们交代CPU要执行的操作。那到底什么是指令集呢？我给你打个比方：假如你有一条狗，经过一段时间的训练，它能“听懂”了你对它说一些话。当你对它说“坐下”，它就乖乖地坐在地上；当你对它说“汪汪叫”；它就汪汪汪地叫起来，当你对它说“躺下”，它马上就会躺下来……这里你说的“坐下”、“汪汪叫”、“躺下”这些命令，就相当于计算机世界里的指令。
基于RISC-V架构的开源处理器及SoC研究综述（一）
热门推荐
leishangwen的专栏
02-12 2万+
RISC-V是一种新的指令集架构，发布以来得到了大量关注，在描述了RISC-V的产生背景、基本设计的基础上，简单比较了其与现有的开源指令集架构、商业指令集架构的优劣，随后详细介绍了现有的采用RISC-V架构的开源处理器、开源SoC，并展望了RISC-V的未来发展。
RISC-V单周期CPU设计——次仁欧珠实验报告
在这份实验报告中，次仁欧珠完成了基于RISC-V架构的CPU设计，特别是针对其基本整数指令集RV32I的单周期实现。RISC-V是一种开放源码的指令集架构（ISA），旨在简化处理器设计并提高效率。RV32I是RISC-V的基础版本，...
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值