组合逻辑电路-multiplexer多路复用器

本文介绍了如何使用Verilog创建不同宽度的多路复用器,包括2-to-1、100-bit、9-to-1和256-to-1等,探讨了在选择大量输入时case语句的局限性,并详细阐述了如何使用可变索引来实现矢量选择。同时,提到了合成器在确定选定位宽度不变性方面可能遇到的问题以及解决方法,如位切片操作的使用。
摘要由CSDN通过智能技术生成

Create a one-bit wide, 2-to-1 multiplexer. When sel=0, choose a. When sel=1, choose b.

module top_module( 
    input a, b, sel,
    output out ); 
assign out = sel?b:a;
endmodule

Create a 100-bit wide, 2-to-1 multiplexer. When sel=0, choose a. When sel=1, choose b.

module top_module( 
    input [99:0] a, b,
    input sel,
    output [99:0] out );
	assign out = sel?b:a;
endmodule

Create a 16-bit wide, 9-to-1 multiplexer. sel=0 chooses a, sel=1 chooses b, etc. For the unused cases (sel=9 to 15), set all output bits to '1'. 

modul
评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值