Verilog学习2——与门（按位与和逻辑与）

系列文章目录

Verilog学习1——三目运算符
Verilog学习2——与门（按位与和逻辑与）

---

---

一、按位与&

按位与有两种使用方式，一种是双目操作，即一个操作符对应两个操作数 A&B；另一种是单目操作，即一个操作符对应一个操作数 &A。

1、双目操作 A&B

一个n bit的数和一个n bit的数按位与的结果还是一个n bit数（若两个操作数位数不一致，可以往前补位0）。例如：

a = 4'b1100;
b = 4'b0101;
a&b = 4'b0100;

2、单目操作 &A

一个n bit的数对自己进行按位与，输出的结果为1bit的数。例如：

a = 4'b1100;
b = 4'b1111;
&a = 1&1&0&0 = 1'b0;
&b = 1&1&1&1 = 1'b1;

二、逻辑与&&

逻辑与是一个双目运算符，当符号两边都包含1时输出1，符号两边有至少一边不包含1时输出0。例如：

a = 4'b1100;//包含1
b = 4'b1000;//包含1
c = 4'b0000;//不包含1
a&&b = 1'b1;
a&&c = 1'b0;

三、与门

当与门的两个输入端口位数为1时，逻辑与 && 和按位与 & 等价，当输入端口位数大于1时，可按具体情况（使用逻辑、输出端口位数）分析。