Verilog学习1——三目运算符

已于 2024-02-28 11:06:19 修改
阅读量423 收藏
点赞数 1
分类专栏： Verilog学习 文章标签： 学习 fpga fpga开发
于 2024-02-27 10:39:49 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/yuejixing/article/details/136315783
版权

系列文章目录

Verilog学习1——三目运算符

文章目录

三目运算符

assign a = b ? c : d

等同于
if(b == true)
	a = c;
else
	a = d;

相当于选择结构，对’?'前的内容进行判定，若为ture则选择c，若为false则选择d。可多层嵌套使用。

H KNIGHT
关注
  • 1
    点赞
  • 踩
  • 0
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
专栏目录
硬件描述语言Verilog学习（五）
安静到无声
06-15 3625
条件运算符和拼接运算符的学习
verilog中的三目运算符
weixin_33701294的博客
01-17 7998
(1) assign c=(sel)?a:b; (2) always @(sel or a or b) begin if(sel) c = a; else c = b; end 这两段代码，我用quartus综合出来的结果都是一个选择器，但是我私以为，...
Verilog学习笔记1，记录要点
space_2121212的博客
06-24 362
assign语句是连续赋值语句 always语句是条件赋值语句，也叫敏感赋值语句assign语句需要使用的是wire型变量 always语句使用reg型变量assign综合的一定是组合逻辑电路 always综合的不一定是时序逻辑电路 case语句 用法与c语言类似......
FPGA数字IC牛客刷题解析基础版01——四选一选择器（三目运算符?:和case语句）
DengFengLai123的博客
05-11 2080
1.题目 四选一选择器——>刷题地址 2.代码 2.1写法1——三目运算符?: assign语句+三目运算符?: `timescale 1ns/1nsmodulemux4_1(input[1:0]d1,d2,d3,d0,input[1:0]sel,output[1:0]mux_out);assign mux_out = (sel == 2'b00) ? d3 : ((sel == 2'b01) ? d2 : (sel == 2'b10) ? d1 : d0); endm...
FPGA学习笔记-知识点3-Verilog语法1
weixin_49100631的博客
01-17 3232
FPGA学习笔记-知识点3-Verilog语法1
FPGA学习笔记（3）
qq_48500281的博客
10-11 923
数字进制及运算符
FPGA学习笔记（五）—— 组合逻辑电路设计
05-23 1461
　设计方法： 分析真值表规律 　两种描述方式： 方式1：用assign描述，用阻塞赋值= 方式2：用always@(*)描述，用非阻塞赋值<= 　选择功能的三种描述方式: 方式1：三目运算符 ？ : ; 方式2：if......
Verilog HDL 按位逻辑运算符
12-09
下表显示对于不同按位逻辑运算符按位操作的结果： 图7 按位逻辑运算符真值表例如，假定, 2004-08-16 版权所有，侵权必究第24页，共41页 绝密Verilog HDL 入门教程请输入文档编号 A = 'b0110;B = 'b0100; 那么：A B ...
Verilog HDL 条件运算符
12-09
4.6.5 条件运算符条件操作符根据条件表达式的值选择表达式，形式如下：cond_expr ? expr1 : expr2 如果cond_expr 为真(即值为1 )，选择expr1 ；如果cond_expr 为假(值为0 )，选择expr2 。如果cond_expr 为x 或z ，...
Verilog HDL 运算符 优先级
07-17
Verilog HDL 运算符优先级详解 Verilog HDL 是一种基于事件驱动的硬件描述语言，用于设计和验证数字电路。Verilog HDL 运算符优先级是指在 Verilog HDL 中各种运算符的执行顺序和优先级，了解运算符优先级对编写...
vtr-verilog-to-routing:Verilog 到路由——用于 FPGA 研究的开源 CAD 流程
07-24
Verilog 到路由 (VTR) 介绍 Verilog-to-Routing (VTR) 项目是一项全球性的合作项目，旨在为进行 FPGA 架构和 CAD 研究和开发提供一个开源框架。 VTR 设计流程将数字电路的 Verilog 描述和目标 FPGA 架构的描述作为...
verilog中文课件——FPGA学习基础
08-22
学习FPGA的基础中文课件module muxtwo (out, a, b, sel); input a, b, sel; output out; reg out; always @( sel or a or b) if (! sel) out = a; else out = b; endmodule
Verilog基本语法——运算符和表达式
热门推荐
Zach_z的博客
09-18 2万+
Verilog 运算符和表达式
Verilog学习记录3——三目运算符
景墨轩
12-27 6198
三目运算符
Verilog基本语法之运算符（三）
创芯人--fly的博客
06-04 4987
运算符
05 verilog基础语法-运算符
毕淑敏曾说过：“我不相信命运，我只相信自己的手；我不相信手掌上的纹路，但我相信手指加上手掌的力量”。在这个快节奏的社会，只有自己能力不足才会被卷，踏踏实实沉下心来学一些技术，及时记录，方便以后复盘。
04-05 2687
一、学习内容 二、运算符和表达式 （1）算术运算符 （2）逻辑运算符 （3）位运算符 （4）关系运算符(双目) （5）等式运算符(双目) （6）缩减运算符 （7）移位运算符(单目) （8）条件运算符(三目) （9）位拼接运算符 （10）算术运算符 三、小结
verilog中三目运算符
AI_vvv的博客
12-13 7674
verilog中三目运算符
FPGA基础知识----第三章 第5节 功能描述-组合逻辑
Royalic的博客
11-07 6474
第5节 功能描述-组合逻辑 5.1 程序语句 5.1.1 assign 语句 assign 语句是连续赋值语句，一般是将一个变量的值不间断地赋值给另一变量，两个变量之间就类似于被导线连在了一起，习惯上当做连线用。 assign 语句的基本格式是： assign a = b （逻辑运算符） c …; assign 语句的功能属于组合逻辑的范畴，应用范围可以概括为一下几点： （1）持续赋值； （2）连线； （3） 对 wire 型变量赋值， wire 是线网，相当于实际的连接线，如果要用 assign 直接连接
昇思25天学习打卡营第十天｜ShuffleNet图像分类
最新发布
子殊的博客
06-29 1033
ShuffleNetV1是旷视科技提出的一种计算高效的CNN模型，和MobileNet, SqueezeNet等一样主要应用在移动端，所以模型的设计目标就是利用有限的计算资源来达到最好的模型精度。ShuffleNetV1的设计核心是引入了两种操作：Pointwise Group Convolution和Channel Shuffle，这在保持精度的同时大大降低了模型的计算量。因此，ShuffleNetV1和MobileNet类似，都是通过设计更高效的网络结构来实现模型的压缩和加速。
verilog的三目运算符
08-31
Verilog中的三目运算符可以以简洁的方式实现条件赋值。使用三目运算符的一种常见写法是`data = A ? B : C`，它等同于if-else语句的功能。如果A为真，则将B赋值给data；否则将C赋值给data。 在Verilog的进阶示例中，我们可以看到另一种使用三目运算符的方式。通过case语句，根据sel的值选择对应的输入信号赋值给mux_out_reg，而不是直接使用三目运算符进行条件赋值。 综上所述，Verilog中的三目运算符可以用于条件赋值，以简洁的方式根据条件选择不同的值赋给目标变量。<span class="em">1</span><span class="em">2</span><span class="em">3</span> #### 引用[.reference_title] - *1* *2* [Verilog学习记录3——三目运算符](https://blog.csdn.net/qq_41780295/article/details/128461163)[target="_blank" data-report-click={"spm":"1018.2226.3001.9630","extra":{"utm_source":"vip_chatgpt_common_search_pc_result","utm_medium":"distribute.pc_search_result.none-task-cask-2~all~insert_cask~default-1-null.142^v93^chatsearchT3_2"}}] [.reference_item style="max-width: 50%"] - *3* [verilog中三目运算符](https://blog.csdn.net/AI_vvv/article/details/121909353)[target="_blank" data-report-click={"spm":"1018.2226.3001.9630","extra":{"utm_source":"vip_chatgpt_common_search_pc_result","utm_medium":"distribute.pc_search_result.none-task-cask-2~all~insert_cask~default-1-null.142^v93^chatsearchT3_2"}}] [.reference_item style="max-width: 50%"] [ .reference_list ]

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值