xpm_cdc_array_single #(
//Common module parameters
.DEST_SYNC_FF (4), // integer; range: 2-10
.INIT_SYNC_FF (0), // integer; 0=disable simulation init values, 1=enable simulation init values
.SIM_ASSERT_CHK (0), // integer; 0=disable simulation messages, 1=enable simulation messages
.SRC_INPUT_REG (0), // integer; 0=do not register input, 1=register input
.WIDTH (1) // integer; range: 1-1024
) xpm_cdc_array_single_inst (
.src_clk (I_clk1 ), // optional; required when SRC_INPUT_REG = 1
.src_in (I_single),
.dest_clk (I_clk2 ),
.dest_out (O_single)
);
注意:
1、.SRC_INPUT_REG (0), // integer; 0=do not register input, 1=register input
指的是源信号在当前.v中是reg型还是wire型;
2、.WIDTH (1) // integer; range: 1-1024
指的是源信号位宽;
3、信号宽度至少为慢时钟的一半,否则无输出。