2018年06月_yundanfengqing_nuc

10月 09月 06月 03月 01月

原创乘加运算中的有效数据位

讨论运算结果的有效数据位时，都是指参加运算的信号均是变量的情况。在数字信号处理中，通常会遇到乘加运算的情况，一个典型的例子就是有限脉冲响应（Finite Impulse Response，FIR）滤波器的设计。当乘法系数是常量时，最终运算结果的有效数据数据位根据常量的大小来重新计算。比如需要设计一个FIR滤波器：假设滤波器系数为[13,-38,74,99,99,...

2018-06-09 09:09:12 536 1

原创乘法运算中的有效数据位

与加法运算一样，我们同样考察乘数均是补码表示形式（有符号数）的情况，这也是FPGA进行数字符号处理最常用的数据表示方式，在讨论清楚补码的相关情况后，很容易得出无符号数的运算规律。（1）对于字长分别为M、N的数据进行乘法运算，需要采用M+N为字长的数据才能得到准确的结果；（2）对于乘法运算，不需要通过扩展位数来对齐乘数的小数点位置；（3）当乘数为小数是，乘法结果的小数位位数等于两个乘数的小...

2018-06-09 08:56:57 1340

原创加法运算中的有效数据位

先考虑两个二进制数之间的加法（对于补码数据来说，加减法运算规则相同，因此只讨论加法运算情况）运算。设数据位较大的位数为N，则加法运算结果需要用N+1位才能保证运算结果不溢出，也就是说两个长度为N（另一个数据位长度也可以小于N）的二进制数进行加法运算，运算结果的有效数据位产长度为N+1。如果运算结果只能采用N位数据表示时，该如何对结果进行截取呢？截取后的结果如何能保证运算的正确性呢？ ...

2018-06-09 08:42:44 714

Vivaod FFT IP核调试例子

Vivaod FFT IP核调试例子，对8点[0 1 2 3 4 5 6 7]进行FFT 变换，Vivado仿真结果和matlab仿真结果一致。

2023-04-11

SI5341.pdf

LOW-JITTER, 10-OUTPUT, ANY-FREQUENCY, ANY-OUTPUT CLOCK GENERATOR

2020-10-14

特权FPGA VIP视频图像开发套件例程详解2——DDR2控制器读写测试.pdf

本实例对 Altera 提供的 DDR2 控制器 IP 核模块进行操作，每 1.78 秒执行一次 DDR2 的写入和读出操作。先是从 0 地址开始遍历写 256*64bits 数据到 DDR2 的地址 0-1023 中；在执行完写入后，执行一次相同地址的读操作，将读出的 256*64bits 数据写入到片内 RAM 中。

2020-10-14

top_rs.zip

本工程实现了RS（255,223）的编码功能，并对两组数进行了RS编码的仿真验证，最终经matlab仿真验证，结果一致。

2020-06-23

802.11a中文.pdf

本文档详细解说了802.11a协议，对ofdm整个流程做了详细说明，包括每一步，具有一定的参考意义，适合刚接触OFDM的开发人员研究和学习。

2020-03-30

DDR3读写时序分析

对DDR3的User Interface的Command时序以及读写时序进行了详细分析

2018-10-09

空空如也

TA创建的收藏夹 TA关注的收藏夹

TA关注的人

原创 乘加运算中的有效数据位

原创 乘法运算中的有效数据位

原创 加法运算中的有效数据位