VScode中写Verilog时，iverilog语法自动纠错功能不起作用

最新推荐文章于 2024-06-24 09:15:15 发布

yuukai

最新推荐文章于 2024-06-24 09:15:15 发布

阅读量2k

点赞数 3

文章标签： vscode fpga

版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。

本文链接：https://blog.csdn.net/yuukai/article/details/132476830

版权

VScode中编写Verilog时，iverilog语法自动纠错功能不起作用

问题：按照教程搭建vscode下Verilog编译环境，发现语法纠错功能一直无效，检查了扩展Verilog-HDL/SystemVerilog/Bluespec SystemVerilog的配置也没有任何问题。
在这里插入图片描述

在这里插入图片描述

在这里插入图片描述

在这里插入图片描述

在这里插入图片描述

错误原因：反复检查后发现是因为测试代码是存放在中文路径下的原因。
解决方法：确保代码和工程的路程中不含中文。
代码改为存放在英文路径下后，出现语法问题时，便能自动报错了，但不会即时显示报错，代码改动后需要ctrl+s保存之后才会显示语法是否有问题的报错。
在这里插入图片描述

在这里插入图片描述

关注

3
点赞
踩
4

收藏

觉得还不错? 一键收藏
3
评论
VScode中写Verilog时，iverilog语法自动纠错功能不起作用

按照教程搭建vscode下Verilog编译环境，发现语法纠错功能一直无效，检查了扩展Verilog-HDL/SystemVerilog/Bluespec SystemVerilog的配置也没有任何问题。代码改为存放在英文路径下后，出现语法问题时，便能自动报错了，但不会即时显示报错，代码改动后需要ctrl+s保存之后才会显示语法是否有问题的报错。：反复检查后发现是因为测试代码是存放在中文路径下的原因。：确保代码和工程的路程中不含中文。
复制链接

扫一扫

评论 3

被折叠的条评论为什么被折叠?

到【灌水乐园】发言

查看更多评论

添加红包

成就一亿技术人!

hope_wisdom

发出的红包

实付元

使用余额支付

点击重新获取

扫码支付

钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。