数字电路期末实验报告

实验一
首先在我的电脑选择一个盘打开
然后在一个位置创建一个文件夹
然后新建一个记事本文档将文件后缀名改为.v
然后将实验代码输入到记事本文件中并保存
然后打开Quartus II软件新建一个工程
在弹出的选择界面中找到刚刚建立的记事本文档，工程名和记事本文档名字一样
然后在下一个选择框中同样找到那个文件所在位置，调整相应的状态点击完成
然后代码就导入到了工程中在最左侧的方框中右键文件点击setting然后又会弹出一个选择框
然后调成modesilm然后调整一系列数据点击OK然后最左侧方框点击files
点击文件右键点一个东西，然后播放，正常运行后，即可联立modesilm
然后更改一些数据就可以得到下图

实验代码
module shared(a,b,c,d,m,s1,s0);
input a,b,c,d,m;
output s1,s0;
wire w1,w2;
mux2to1 U1(a,c,m,w1);
mux2to1 U2(b,d,m,w2);
adder U3(w1,w2,s1,s0);
endmodule

module mux2to1(x1,x2,s,f);
input x1,x2,s;
output f;
assign f=(~s&x1)|(s&x2);
endmodule

module adder(a,b,s1,s0);
input a,b;
output s1,s0;
assign s1=a&b;
assign s0=a^b;
endmodule

实验代码图

实验效果图

实验仿真图