ZYNQ SOC组成

一、概述

ZYNQ SOC主要功能块是PS和PL， PL和PS间通过AXI接口交互。

PS：APU、存储器接口、IO外设、互联

二、APU 组成

①ARM双核cortex A9处理器：APU的核心
②FPU：浮点单元，可以用来做浮点运算的加速
③NEON引擎：可以实现单指令多数据功能，可以做一些需要大量的进行并行运算的算法加速，如FFT等
④MMU：存储管理单元，可以实现物理地址到虚拟地址的映射
⑤32KB I/D-cache:32KB的指令/数据缓存，Icache和Dcache一起称为一级缓存
⑥512KB L2cache & controller：二级缓存，两个处理器共用
⑦OCM：片上存储器资源，二级cache和OCM都是通过SCU进行访问
⑧SCU：一致性控制单元，可以实现CPU到二级cache或OCM的访问控制
⑨DMA：直接存储访问，可以协助处理器做大量数据的搬移
⑩GIC：中断控制器，可以帮CPU接收并管理外部的中断

三、互联

central interconnect、OCM interconnect、PL to memory interconnect：可以实现不同模块、接口之间的通信。管理并指挥这些AXI接口之间的通信

四、I/O外设

通过一个复用的MIO接口与外界连接，有54个

五、存储器接口

①右侧memory interface：动态存储器接口，可以接DDR2 DDR3 LPDDR2
②左侧memory interface：静态存储器接口，可以连接SRAM、FLASH
动态存储器和静态存储器的区别：数据是否要动态的刷新

clock generation:产生PS各个模块所需要的时钟

六、PS和PL之间的连接

①EMIO：可以连接PL的IO上去，相当于PS使用了PL的IO，一个扩展
②XADC：PL里的硬核，可以实现数模转换
③DMA：可以实现PL到PS的直接存储访问
④IRQ：中断请求，会传到GIC
⑤config AES/SHA：FPGA配置接口，PL实际上是由PS配置，一般是PS先启动，通过此接口配置PL
⑥GP、HP、ACP接口：都是AXI接口

ACP：连接到SCU，可以实现PL到OCM或二级缓存的访问。可实现PL到PS存储器的低延时的访问
GP：PL做主机，PS做从机
HP：高性能接口，都是PS做主机，PL做从机