本文详细介绍了在Verilog环境中如何使用特定的编译选项和仿真选项，如-debug_access+reverse和simv-ucli-ucli2Proc，进行仿真和开启反向调试。在uCLI界面下配置reversedebugon后，可以实现仿真过程中的任意回退操作。通过提供的代码和命令行示例，读者能够理解并实践这一高级调试技术。然而，文章并未提及安全警告和不支持的命令。
一、编译仿真选项
1、编译选项：-debug_access+reverse
2、仿真选项：simv -ucli -ucli2Proc
二、具体操作
1、在ucli界面下输入：config reversedebug on开启reversedebug或者仿真ucli文件中（见具体下图示例）
2、在仿真过程中通过ucli 执行任意回退操作。
demo：
test.sv
cfg.tcl
编译命令行：
仿真命令行：
执行结果：
三、revere支持的命令
四、reverse不支持
安全提醒
评论 0
还没有评论，赶紧来抢沙发
892
被折叠的 条评论
为什么被折叠?
到【灌水乐园】发言
