VCS编译中可能出现的ERROR和WARNING及解决方法。

已于 2022-04-07 10:40:27 修改
阅读量2.6w 收藏 286
点赞数 38
分类专栏： Linux 文章标签： linux
于 2022-03-30 10:49:15 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/zhangduang_KHKW/article/details/123798952
版权

目录

ERROR

1. SV-CNDC Class not defined or complete/ SE super.new cannot be a task in SV.

2. ('ERROR : target simv is not exist: %s' , "simv_****')

3. SV-IRT Incompatible return types

4. SE Syntax error​

5. SE Syntax error

6. SE Syntax error

7. SE Syntax error

8. SE Syntax error

9. MAM Macro argument number mismatch

10. SE Syntax error

11. SRE Scope resolution error

12. ICTTFC Incompatible complex type usage

13. UVM_FATAL

14. SE Syntax error

15. SE Syntax error

16. SE Syntax error

17. XMRE Cross-module reference resolution error

18. SE Syntax error

19. TMAFTC Too many arguments to function/tak call

WARNING

1. MATN More arguments than needed

ERROR

1. SV-CNDC Class not defined or complete/ SE super.new cannot be a task in SV.

resolution：高亮不区分大小写，导致没有发现class的名字前后不一致，导致不能正常识别这个class。修改class名字即可。

2. ('ERROR : target simv is not exist: %s' , "simv_****')

 resolution : 重新跑一次，或两次。

3. SV-IRT Incompatible return types

 resolution : build_phase类型与basetest不一样，注意virtual  void。

4. SE Syntax error

 resolution : Interface中的数据不能定义为rand类型。

5. SE Syntax error

 resolution : 要在top文件中把env的文件include进来，这样编译的时候可以识别那些class。

6. SE Syntax error

  resolution : 在env_pkg里面将import uvm_pkg::*; 提到前面：

7. SE Syntax error

  resolution :把`include top_connection.sv 放在top的module内部。

8. SE Syntax error

 

 

 resolution : transaction的声明要放在`uvm_info后面，数据类型的声明要放在phase的最前面。

9. MAM Macro argument number mismatch

 resolution : `uvm_error宏 不需要设置冗余级别，把UVM_LOW去掉。

10. SE Syntax error

 resolution : begin end没有匹配

11. SRE Scope resolution error

 resolution : 声明指针时  不能与类名同名，即 不能声明为 vir_seqr.

12. ICTTFC Incompatible complex type usage

 resolution : 定义fifo时 #参数transaction类型不对.

13. UVM_FATAL

/env中已经声明并例化了vir_seqr，但是在base_test中又声明并例化了vir_seqr。正常在base_test中set env_cfg，在env中get到，env中再set给那些seqr，且在env中例化vir_seqr。如果在base_test中又例化vir_seqr，编译顺序是自底向上的，base_test中例化的vir_seqr替换了env中的vir_seqr，但env中无法set cfg给它上一层的vir_seqr。所以显示set的cfg为空。

 resolution : base_test中的声明和例化删掉；或者在base_test中例化和set一堆 即在env中干的事,就是说在env中和base_test中都可以。

14. SE Syntax error

 resolution : 不识别声明的seq的指针，此调seq在vir_seq中 所以在seq_top文件中，seq0要在vir_seq之前`include.

15. SE Syntax error

报错位置超出文本范围

 resolution : 缺了endtask。

16. SE Syntax error

 resolution : uvm_do_with 后面的约束条件不能用=，用==号。

17. XMRE Cross-module reference resolution error

 resolution : DUT中没有这个信号。

18. SE Syntax error

 resolution : time是关键字，不能声明为变量，需换个名字。

19. TMAFTC Too many arguments to function/tak call

 resolution : $urandom后面不加范围，如果想在范围内随机可以用$urandom_range(400,500).

WARNING

1. MATN More arguments than needed

 resolution : 之前没有加 %0b 。

zhangduang_KHKW
关注
  • 38
    点赞
  • 踩
  • 286
    收藏
    觉得还不错? 一键收藏
  • 5
    评论
专栏目录
【数字IC验证进阶】VCS编译SV/UVM常见错误总结
悟已往之不谏 知来者之可追
05-20 4105
【数字IC验证进阶】VCS编译SV/UVM常见错误总结
VCS编译仿真警告Warning
weixin_30904593的博客
06-09 3400
VCS编译仿真警告Warning 问题描述 在较大的SOC集成中，通常使用Perl脚本例化子模块到Top层，然而，有时会出现例化出来的输入端口名没有在Top层定义，而且端口的位宽为1bit，那么，verdi载入不会报错或报警告，有可能造成Bug。 VCS编译log文件 针对上述问题，可以查看VCS的log文件，VCS会报出Waring-[IWNF] Implicit wire has n...
VCS编译选项
03-30
vcs 编译选项txt文档，vcs script version : L-2016.06
【VCS】常见VCS编译Warning总结
最新发布
Laplace2008
07-09 504
常见VCS编译Warning总结 Warning-[UII-L] Interfaec not instantiated Warning-[PCWM-W] Port connection width mismatch UVM_WARNING @1.00ns reporter [CMPNFD] Component matching Warning-[DRTZ] Detect delay value roundoff to 0 Warning-[SVA-TIDE] $time in disable i
VCS仿真报“[XMRE] Cross-module reference resolution error
yueleyueleyue的博客
12-25 3644
VCS后仿真，编译时出错。
[VCS]使用VCS仿真的命令总结
元直的博客
03-14 7835
在用VCS仿真過程中，可能會出現如下Compile Error：指示RTL中的property塊有syntax error。比較奇怪吧，此時需要在VCS的command line添加 +v2k的option，此Error可以解除。 一般地，VCS仿真的基本command如下： vcs -Tlinux64 -full64 +vcsd -l compi...
VCS不能启动解决办法--VCS ERROR V-16-1-10600 Cannot connect to VCS engine
09-20
VCS双机启动的时候可能出现如下错误：VCS ERROR V-16-1-10600 Cannot connect to VCS engine 该文档是我在解决该错误的方法，希望能帮助到有需要的朋友！
VCS编译Warning-[TFIPC]Too few instance port connections 添加编译选项：+lint=TFIPC-L
wxs0134的博客
04-16 653
VCS编译过程中报这种warning说明这个地方端口有问题：一般是有port没有定义。
VCS报告错误：Error-[SFCOR] Source file cannot be opened
qq_59529218的博客
12-27 2697
Error-[SFCOR] Source file cannot be opened Source file "../../pre_sim/rtl/defines.v" cannot be opened for reading due to 'No such file or directory'.
vcs编译c语言,VCS编译仿真警告Warning
weixin_39860349的博客
05-19 549
apache https配置1. 确认是否安装ssl模块 是否有mod_ssl.so文件 2. 生成证书和密钥 linux下 步骤1:生成密钥 命令:openssl genrsa 1024 > server.key 说 ...使用maven命令建立java项目在terminal中输入: mvn archetype:generate -DgroupId={project-packaging...
解决VCS编译过程中Failed to obtain license...报错的问题
A100gram的博客
11-25 2587
在VMware workstation中克隆了我的Ubuntu虚拟机到另一台电脑中，克隆完成后再次使用vcs进行编译就开始报错，最终成功解决
【芯片前端】以vcs编译环境为例做一个适用于芯片前端的极简版Makefile实操教程
moon9999的博客
01-22 2864
前言 Makefile有一个经典教程，相信大部分人认识和学习Makefile都是通过这篇文章入手的： 跟我一起写 Makefile —— 陈皓 不过之前和朋友聊，觉得这篇文章虽然接近完美但是篇幅还是有些长，导致我们很难静下心来攻克，同时这篇教程以c语言编译环境为基础讲解，实际上比硅农常用的编译环境还是要复杂些的； 综上所述就是，我们用不了这么多，那么不如做一个极简版硅农专用的Makefile教程，本文内除vcs相关的内容外，基本所有信息均可以在上文中查阅（因此有引用部分就不在单独标注），属于n手资料
VCS手动加Cluster(VCS ERROR V-16-1-10600 Cannot connect to VCS engine)
haiziccc的专栏
07-03 1732
VCS cluster遇到节点无法自动加入cluster时，需要手动执行命令加入，该问题多发生在服务器重启后，其中一个节点还未完全启动状态下，尝试启动服务，会造成节点加入cluster失败。 执行./opt/VRTS/install/installsfha61 -start 过程中除输入superuser密码需要输入root密码外，其余保持默认选项即可。 ...
VCS仿真warning：Individual field access not available for field XX. Accessing complete register instead
Kizuna_AI的博客
03-23 946
这个warning会在对reg field读写时出现，告诉你不支持直接对reg field读写，让你对它上一级reg进行读写，但经过测试实际上是可以实现对reg field读写的。如果需要去掉这个warning，在编译时加入+define+UVM_REG_NO_INDIVIDUAL_FIELD_ACCESS即可。
VCS报错Error-[SE] Syntax error Following verilog source has syntax error :
weixin_44781508的博客
10-20 1272
vcs编译的时候 Error-[SE] Syntax error Following verilog source has syntax error : “…/…/tb/instruction_mem.mem”, 3 原因
VCS Error-[ XMRE] cross-module reference resolution error
qq_44168567的博客
02-07 7127
VCS Error-[ XMRE]
VS 编译警告
ucliaohh的专栏
08-31 3244
忽视或关闭编译警告，都是非常草率的行为。“注意你的编译警告信息，并及时改正编译所提示的错误。如果你忽略了明显错误的话，你就难以改正微妙的错误。”—《代码大全》。 一方面，编译警告确实隐藏了非常致命的代码缺陷，另一方面，认为不用处理“无害”警告是缺乏团队责任心的表现，会给整个项目引入大量的警告信息，把真正有问题的警告淹没在大量警告信息中，对整个团队开发带来恶劣影响。 在项目中对编译警告采取零容忍的态度，如果编译警告确实不易清除，在明确知道原因以后其产生的影响时，可报告项目负责人，在项目编译选项中忽略警告。
数字IC验证 VCS编译SV/UVM遇到的错误总结
2301_76563419的博客
05-28 337
在写task driver_one_pkt时候driver少写了r然后报错。在super.new(name,parent);我把name写成new报错。可以先typedef class XXX。
IES编译和VCS编译
05-24
IES和VCS都是EDA(电子设计自动化)工具，用于进行硬件设计的仿真和验证。IES编译和VCS编译都是将设计代码编译成仿真模型的过程，但是它们的具体实现方式和用途略有不同。 IES编译是基于Synopsys公司的VCS仿真引擎的，可以将设计代码编译成一个仿真模型，支持Verilog、VHDL等硬件描述语言。IES编译主要用于验证设计代码在实际硬件上的工作情况，包括时序、功耗、噪声等方面的分析。 VCS编译是基于Cadence公司的Incisive仿真引擎的，同样可以将设计代码编译成一个仿真模型。VCS编译支持多种硬件描述语言，包括Verilog、VHDL、SystemVerilog等。VCS编译主要用于芯片级别的仿真和验证，支持多种仿真技术，如RTL仿真、门级仿真、时序仿真、功耗仿真等。 总的来说，IES编译更加注重设计代码在实际硬件上的验证，而VCS编译则更加注重芯片级别的仿真和验证。
评论 5
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值