自定义博客皮肤VIP专享

*博客头图:

格式为PNG、JPG,宽度*高度大于1920*100像素,不超过2MB,主视觉建议放在右侧,请参照线上博客头图

请上传大于1920*100像素的图片!

博客底图:

图片格式为PNG、JPG,不超过1MB,可上下左右平铺至整个背景

栏目图:

图片格式为PNG、JPG,图片宽度*高度为300*38像素,不超过0.5MB

主标题颜色:

RGB颜色,例如:#AFAFAF

Hover:

RGB颜色,例如:#AFAFAF

副标题颜色:

RGB颜色,例如:#AFAFAF

自定义博客皮肤

-+
  • 博客(16)
  • 资源 (3)
  • 收藏
  • 关注

原创 基于FPGA的在线升级

基于FPGA的在线升级在线升级的意义在线升级的策略整体框架总结参考文献结束语在线升级的意义首先什么是FPGA的在线升级?所谓FPGA的在线升级其实就是不对FPGA进行常规意义下的下载程序,便可以通过一些手段更新FPGA中的程序,一般用到的工具有ICAP原语、flash。那个该问题的解决将面临两个问题:1、如何将新的FPGA程序下载到flash中;2、如何让FPGA执行新的程序;FPGA...

2020-01-31 12:30:09 7249 2

原创 FPGA中ICAP原语的使用——Multiboot功能的实现

ICAP原语的使用一、杂谈ICAP原语的介绍ICAPE2原语的介绍ICAPE2原语的代码验证结束语一、杂谈有一段时间没写博客了,因为从学校回家了。现在正值肺炎流行,不给社会添麻烦,自己在家调调程序看看论文。可是今天写的icap原语在板子上的验证没通过,因为学的是icap原语是用在S6芯片上的,但是因为自己回家没带S6的开发板,这里用7系列的icape2原语进行做实验,虽然板上验证没通过,但是还...

2020-01-30 17:12:32 17455 30

原创 基于FPGA的IIC协议详解——EEPROM控制器(2)

IIC协议仿真小结modelsim仿真测试上板测试代码上班调试结束语小结相信大家读完上一篇博客对IIC协议与eeprom读写已经有了一定的了解,本篇博客将以黑金A7102开发板为例进行验证上结代码的准确性,这里注意之江将上篇文章的代码放在A7102中是不能用的,因为上篇文章的代码是以24LC64为例进行书写的,而A7102中的eeprom芯片是24LC04。这里为了简单起见不再给出修改后的代码...

2020-01-15 17:17:13 1469

原创 基于FPGA的IIC协议详解——EEPROM控制器(1)

IIC协议举例常用IIC协议使用地方常见IIC协议的注意点24LC64芯片读写命令的时序图eeprom控制器的系统框图时序图设计代码设计EEPROM控制器测试模块的代码结束语常用IIC协议使用地方熟悉一个协议一定要知道这个协议应该用到什么地方,IIC协议作为飞利浦公司定义的一个慢速传输协议,常用于:1、芯片寄存器的配置;2、eeprom的读写;本次实验我们将使用eeprom来讲解IIC协...

2020-01-15 16:50:06 7552 4

原创 基于FPGA的SPI接口讲解(4)

spi时序芯片举例TLV5618A DA芯片adc128s052 AD芯片结束语TLV5618A DA芯片该款DA芯片也是基于SPI时序,我们将手册中有用的信息整理如下:芯片的结构图和引脚作用如下:芯片的时序图如下:每位DIN所代表的物理意义如下:adc128s052 AD芯片采样率:500KSPS 8MHZ采样率:1000KSPS 16MSPS时序图如...

2020-01-11 13:39:14 1668

原创 基于FPGA的SPI接口讲解——flash M25P128为例(3)

flash M25P128读操作时序图设计flash_read模块的书写flash_read测试模块的代码其他模块的代码实验结果结束语我们本次实验的内容是,对flash读一个字节的数据,系统框图如下:所用到的软硬件环境为:硬件:锆石A4plus开发板软件:quartus II 13.1从技术手册中我们可以得到如下信息:从上述信息中我们可以得到:1、一个读指令操作可以读取整个flas...

2020-01-11 13:29:09 1694 1

原创 基于FPGA的SPI接口讲解——flash M25P128为例(2)

flash M25P128页写入M25P128 PP操作的注意点时序图设计flash_write模块的书写flash_write测试模块的代码其他模块的代码实验结果结束语M25P128 PP操作的注意点我们本次实验的内容是,对flash写一个字节的数据:所用到的软硬件环境为:硬件:锆石A4plus开发板软件:quartus II 13.1从技术手册中我们可以得到如下信息:从上面...

2020-01-11 13:13:11 1541

原创 基于FPGA的SPI接口讲解——flash M25P128为例(1)

flash M25P128扇区擦出M25P128芯片结构介绍M25P128技术手册信息时序图的设计flash earse模块的代码设计flash earse模块的测试代码其余模块的代码实验结果结束语M25P128芯片结构介绍本次实验所使用的软硬件环境如下:硬件:锆石A4plus开发板软件:quartus II 13.1这里吐槽一句,个人感觉锆石的开发板还是做的不错的(虽然配套代码垃圾),...

2020-01-10 10:05:35 3207 2

原创 举例说明亚稳态在FPGA中的危害

亚稳态的危害什么是亚稳态为什么出现亚稳态举例说明亚稳态的危害亚稳态的避免方法结束语什么是亚稳态什么是亚稳态,相信看到这篇文章的同学都已经比较清楚,这里稍微说明一下。在FPGA中最主要的硬件就是D触发器,这里想要彻底搞懂亚稳态需要一点时序概念,即保持时间和建立时间,关于时序约束的知识会在后面的文章中讲,需要的同学可以关注我。假设D触发器的时钟沿与数据沿同时到来,因为不满足触发器的建立时间,有可能...

2020-01-06 20:21:15 1051 1

原创 基于FPGA的按键消抖

基于FPGA的按键消抖应用场景及实现原理状态转移图设计按键消抖模块代码按键消抖模块测试代码结束语应用场景及实现原理在电路中的按键由于按键的材料原因,在按键按下或弹开的时候会有抖动,而这种抖动在FPGA中不被允许存在。因为抖动就会产生按键的误判,这在电子电路中是非常常见的现象,抖动的去除可以用硬件电路来实现,想知道方法的可以参考阎石老师的数字电路技术基础这本书,在触发器的章节有讲。本次实验主要是...

2020-01-05 15:09:26 3183

原创 基于FPGA的UART回环设计(3)

基于FPGA的UART顶层模块化设计FPGA电路设计顶层代码设计整个项目测试代码设计约束文件.XDC的书写项目下板现象结束语FPGA电路设计本篇文章将实现整个uart回环测试的小项目。首先查看FPGA开发板的电路设计,找准需要绑定的FPGA引脚。顶层代码设计uart回环测试的项目的顶层代码如下:`timescale 1ns / 1ps// **********************...

2020-01-04 20:03:16 1231

原创 基于FPGA的UART回环设计(2)

基于FPGA的UART发送设计uart_tx模块的时序图uart_tx模块的代码uart_tx测试模块的代码结束语uart_tx模块的时序图从上一篇文章中,我们已经学习了uart_rx的设计,也已经附上了详细的代码,详细同学们已经学会了该模块的设计。这篇文章我们主要介绍uart_tx模块的设计,与上篇文章相同,我们将先给出模块的时序图,再给出相应的代码,最后给出模块的测试代码。uart_tx模...

2020-01-04 19:45:03 865

原创 基于FPGA的UART回环设计(1)

基于FPGA的UART接受设计UART回环设计系统框图uart_rx模块的时序图uart_rx模块的代码实现uart_rx测试模块的代码设计结束语UART回环设计系统框图首先介绍一下接下来几篇博客是设计一个串口循环的小项目,串口的电路与详细的协议这里不再介绍。详细绝大多数同学都明白。本次使用的硬件环境与软件环境如下:FPGA开发板:米联客MA7035FA 100T版本软件环境:vivado...

2020-01-04 19:31:27 1837

原创 基于FPGA三大串行通信接口简单概述

三大串行通信接口在通信中,通用串行总线通信接口是以下三种:1、UART:rx(数据接收线),tx(数据发送线);2、SPI:cs_n(片选信号),sck(串行时钟线),sdi(数据输入线),sdo(数据输出线);3、IIC:sda(数据线),scl(时钟线);其中UART全称:通用异步收发传输器异步和同步的定义:数据采样时,如果是时钟沿采样则为同步,否则为异步。UART、IIC是异步...

2020-01-04 19:05:47 5213 1

原创 基于FX600Q芯片的USB3.0设计

概述本来打算第一个例子做一些简单的语法操作,但是感觉那样太浪费我和同学们的时间,所以这个例子,我们来写USB 3.0芯片FX600Q的驱动代码。本次使用的硬件环境与软件环境如下:FPGA开发板:米联客MA7035FA 100T版本软件环境:vivado2019.1上位机软件:米联客开发的上位机软件这里说明一下,USB3.0协议的速度是5Gbps与PCIE2,0速度相同。但是FX600Q的...

2020-01-03 20:28:28 2054 1

原创 FPGA成长之路

FPGA成长之路初始FPGA为什么学习FPGA如何学习FPGA需要掌握的接口未来计划初始FPGA第一次听说FPGA是在大二下学期。当时有一位很严格的老师对我们说,这门课一定要学好,因为这是以后你们吃饭的家伙。当时学的是VHDL硬件语言,老师讲的也特别仔细,但是一直没觉得FPGA有什么特别之处。不过现在想想VHDL语法真的比较复杂,但是VHDL语法相比verilog在数学运算上更有优势,更容易实...

2020-01-01 20:58:43 5500 15

High-Level-Synthesis-Flow-on-Zynq-using-Vivado-HLS-master.zip

四个HLS入门得例子,Xilinx暑假计划的作业,步骤特别详细,比一众的开发板教程要好的多,里面详细讲解了为什么进行这样的directives,以及这些directives的作用

2020-08-09

卷积神经网络代码(HLS版本).zip

关于一些初步卷积神经网络的HLS代码及约束。通过这部分可以了解卷积神经网络在HLS上面的实现。具有一些借鉴意义,想要真正的了解还请参加Xilinx每年的暑期计划。

2020-08-09

FIFO深度计算.pdf

We need to employ an asynchronous FIFO between two modules working at different clock domains when some amount of data has to be transmitted from one module to the other to avoid the data loss. FIFO is required, only when you are slow at reading and fast in writing to buffer the data which is not read by the slower module.

2020-06-05

空空如也

TA创建的收藏夹 TA关注的收藏夹

TA关注的人

提示
确定要删除当前文章?
取消 删除