九、用场效应管设计与门

已于 2022-11-15 19:40:45 修改
阅读量884 收藏 2
点赞数 2
分类专栏： 零基础速学MOS管数字电路设计-反相器到数字芯片设计 文章标签： gnu p2p linq
于 2022-01-29 09:39:15 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/zhjysx/article/details/122739206
版权
本文详细介绍了如何使用场效应管设计与门电路，通过与非门结合非门的原理，分析了输入为00、01、10、11时的电路状态，并提供了Multisim仿真实验结果。
摘要由CSDN通过智能技术生成

目录

与门分析

设计思路

与门真值表 

与门电路图

1.输入为00时

2.输入为01时

3.输入为10时

4.输入为11时

Multisim仿真

与门分析

设计思路

    与门的设计就是在与非门的基础上，将与非门的输出串联非门。

与门真值表 

与门电路图

1.输入为00时

与非门电路

    输入AB为00

    负电压导通的PMOS管Q7、Q8导通

    正电压导通的NMOS管Q9、Q10截止

    输出为1

非门电路

    输入为1

    负电压导通的PMOS管Q1截止

    正电压导通的NMOS管Q2导通

    输出为0

与门电路

    输入为00

    输出为0

2.输入为01时

与非门电路

    输入AB为01

    负电压导通的PMOS管Q7、Q9导通

    正电压导通的NMOS管Q8、Q10截止

    输出为1

非门电路

    输入为1

    负电压导通的PMOS管Q1截止

    正电压导通的NMOS管Q2导通

    输出为0

与门电路

    输入为01

    输出为0

3.输入为10时

 

与非门电路

    输入AB为10

    负电压导通的PMOS管Q8、Q10导通

    正电压导通的NMOS管Q7、Q9截止

    输出为1

非门电路

    输入为1

    负电压导通的PMOS管Q1截止

    正电压导通的NMOS管Q2导通

    输出为0

与门电路

    输入为10

    输出为0

4.输入为11时

与非门电路

    输入AB为11

    负电压导通的PMOS管Q7、Q8导通

    正电压导通的NMOS管Q9、Q10截止

    输出为0

非门电路

    输入为0

    负电压导通的PMOS管Q1导通

    正电压导通的NMOS管Q2截止

    输出为1

与门电路

    输入为11

    输出为1

Multisim仿真

(1条消息) 用场效应管设计与门电路-嵌入式文档类资源-CSDN文库https://download.csdn.net/download/zhjysx/78370497

㉨㉨
关注
  • 2
    点赞
  • 踩
  • 2
    收藏
    觉得还不错? 一键收藏
  • 打赏
    打赏
  • 0
    评论
专栏目录
订阅专栏
十、用场效应管设计或门
集成电路相关内容
01-30 1275
或门分析 设计思路 或门的设计就是在或非门的基础上，将或非门的输出串联一个非门。 或门真值表 与门电路图 1.输入为00时 与非门电路 输入AB为00 负电压导通的PMOS管Q3、Q4导通 正电压导通的NMOS管Q5、Q6截止 输出为1 非门电路 输入为1 负电压导通的PMOS管Q1截止 正电压导通的NMOS管Q2导通 输出为0 与门电路 输入为00 ...
七、用场效应管设计与非门
集成电路相关内容
01-27 768
MOS简单介绍 1.NMOS管 NMOS管由正电压导通 当栅源极电压差大于场效应管的导通电压时，漏极与源极就会导通 当栅源极电压差小于场效应管的导通电压时，漏极与源极就会截止 2.PMOS管 PMOS管由负电压导通 当栅源极电压差小于场效应管的导通电压时，漏极与源极就会导通 当栅源极电压差大于场效应管的导通电压时，漏极与源极就会截止 与非门真值表 ...
硬件电路设计基础：场效应管（1）
一叶知秋 的博客
10-06 881
N沟道结型场效应管 从结型场效应管的结构可以看出，在栅极和导电沟道之间存在一个PN结。我们以N沟道结型场效应管为例来说明。 如图所示。当在漏极D和源极S之间加上电源ED后，则在N型沟道中产生从漏极流向源极的电流 ID 。由PN结的特性可知，若在栅极G和源极S间加上负电压 EG ，PN结的宽度增加，且负电压越大，PN结就越宽，造成沟道变窄，沟道电阻变大，因此只要改变偏压 U GS 便可控制漏极
场效应管设计电路应用和指南
08-01
论文中描述了场效应管的所有模型和使用时的各参数的计算，还有一些实际电路来说明场效应管的各种驱动方式及使用中应注意的问题
MOS管/MUX搭建各种门
weixin_44502896的博客
06-22 1544
MOS管/MUX搭建各种门 这个应该都要会，最近课题任务较忙，后续会补上详细分析。 哈姆雷特，请保持前行！
CMOS工艺与门和或门的实现（七）
最新发布
刘景川的博客
02-16 1542
与逻辑是用两个NMOS串联下拉到地，PMOS并联上拉到VDD实现的。在两个NMOS串联时，任何一个单独的NMOS管截止（0态），输出都是一定是没有接地的（1态），只有两个管子都导通（1态），输出才会接地（0态），这样产生的逻辑就是与非。一般是互补的实现方式，其中PMOS构成上拉网路，NMOS构成下拉网络。（因为NMOS擅长将输出从1变成0，PMOS擅长从0变成1，因为NMOS是用来将输出结果接地的，PMOS是用来将输出接VDD的）与NMOS相反，PMOS并联实现与，串联实现或。
用场效应管设计与门电路
01-29
本文将深入探讨如何利用场效应管设计与门电路，以及与门的基本工作原理。 首先，我们要理解场效应管的工作机制。场效应管分为两种主要类型：结型场效应管（Junction Field-Effect Transistor，JFET）和绝缘栅型场...
化简卡诺图，用场效应管设计电路 1
01-22
标题“化简卡诺图，用场效应管设计电路 1”揭示了本次讨论的核心，即如何使用卡诺图简化逻辑表达式，并将其应用于场效应管电路设计的基础知识。卡诺图是数字逻辑设计中的一个重要工具，而场效应管则是电子工程中常见...
用场效应管搭建的非门、与非门、或非门
01-28
场效应管（Field Effect Transistor，FET）由于其控制电流的特性，常被用来构建这些逻辑门。在这个主题中，我们将详细探讨如何利用场效应管来搭建非门、与非门和或非门。 首先，非门（NOT Gate）是最基本的逻辑门，...
如何通过二极管设计一个与门电路
谢谢关注“小鱼教你模数电”,各平台同号
10-08 2882
我们来看下二极管与门的基本原理，如果输入端A或者B中有至少一个信号电平为0，那么由于输出Y有上拉的存在，那么两个二极管就会有至少一个是导通的，所以这时输出端Y的电平也会被拉低，但不是0而是这个二极管的导通电压。与门是数字电路中常用的器件，它的电路符号有这两种，大家可以看下，它的真值表如视频中所示，大家可以看到只要输入有低电平，与门的输出就会是低电平。需要注意的是我们在数字IO控制的时候，VCC的电压一般要小于A和B的高电平电压，这样A和B为高电平的时候，二极管才不会导通。
硬件工程师必会模块之MOS管构成的基本门逻辑电路—看芯片手册框图必备技能
启芯硬件的博客
01-16 2376
作为硬件工程师，不能不懂芯片；当A输入高电平，B输入低电平，1,3管导通，2,4管截止，C端电位与1管的漏极保持一致，输出高电平。当A输入低电平，B输入高电平，2,4导通，1,3管截止，C端电位与2管的漏极保持一致，输出高电平。当A，B输入均为高电平时，1,2管截止，3,4管导通，C端电压与地一致，输出低电平。“线与”逻辑是因为多个逻辑单元的输出的三极管，共用一个上拉电阻，只要一个逻辑单元输出低电平，即集电极（漏极）开路输出的管子导通，那么输出低电平；输入Vi为高电平时，上管截止，下管导通，输出为低电平。
2、通过mos管构成的逻辑门电路
热门推荐
engineer0的博客
11-27 2万+
一、总结 mos管 是构成 逻辑门电路 的最基本单元。 各个逻辑门电路的真值表如下： 二、各种门 1、非门 NOT 2、与门 AND 3、与非门 把上面与门电路 右边的 非门电路 去掉 NAND 4、或门 OR 5、或非门 NOR 把或门右边的非门电路去掉 6、异或门 XOR 两个输入相异为1，相同为0。 7、同或门 XNOR 两个输入相同为1，相异为0。 ...
高阻态和三态门
系统运维
11-07 2137
高阻态和三态门 高阻态 高阻态这是一个数字电路里常见的术语，指的是电路的一种输出状态，既不是高电平也不是低电平，如果高阻态再输入下一级电路的话，对下级电路无任何影响，和没接一样，如果用万用表测的话有可能是高电平也有可能是低电平，随它后面接的东西定。 　　高阻态的实质：电路分析时高阻态可做开路理解。你可以把它看作输出（输入）电阻非常大。他的极限可以认为悬空。也就是说理论上高阻态不是...
硬件设计中与门、或门、非门电路详解
嵌入式技术开发
03-22 6701
当手触摸金属板时，C1上的充电电荷将通过人体电阻加到与非门2的输入端，使其成为高电平，最后使与非门3、4输出高电平，VT1，VT2导通，继电器吸和，控制负载工作。上图中，A为输入变量，Y为输出变量，利用晶体三极管的反相放大特性，当A为低电平，三极管截止，输出端Y为高电平。当A,B均为低电平，F才为低电平，A,B只要有一个为高电平，或两个都为高电平，F为高电平。图中A，B为两个输入变量，F为输出变量，当A,B均为高电平，F为高电平，A,B只要有一个为低电平，F就为低电平。如果开关断开，灯亮。
MOS逻辑门（反相器/与门/或门/或非门/与非门）
weixin_45074094的博客
02-28 4303
8张让你彻底理解晶体管开关电路图
strongerHuang
09-26 3426
关注、星标公众号，不错过精彩内容来源：21ic电子网整理：strongerHuang晶体管（transistor）是一种固体半导体器件（包括二极管、三极管、场效应管、晶闸...
[转帖]INOUT双向端口仿真 三态门构成 三态门原理 三态门仿真
weixin_30888707的博客
03-13 626
来源：http://blog.sina.com.cn/s/blog_66eaee8f0100hrjl.html http://www.cnblogs.com/oomusou/archive/2011/02/21/inout_port.html INOUT双向端口仿真三态门构成三态门原理三态门仿真 (2010-04-10 00:17:54) 转载 ...
MOS管及简单CMOS逻辑门电路原理图
yhguo2008的专栏
10-31 3599
现代单片机主要是采用CMOS工艺制成的。 1、MOS管      MOS管又分为两种类型：N型和P型。如下图所示：       以N型管为例，2端为控制端，称为“栅极”；3端通常接地，称为“源极”；源极电压记作Vss，1端接正电压，称为“漏极”，漏极电压记作VDD。要使1端与3端导通，栅极2上要加高电平。       对P型管，栅极、源极、漏极分别为5端、4端、6端。要使4端与6端导通，栅极5要加低电平。       在CMOS工艺制成的逻辑器件或单片机中，N型管与P型管往往是成对出现的。同时出现的这两个C
VHDL设计中TTL与非门的特性与门电路详解
《TTL与非门的工作状态 - 数字系统的VHDL设计》一书由江国强编著，主要针对数字系统设计进行深入讲解。本书结构严谨，涵盖了从基础到高级的主题，包括数制与编码、逻辑代数基础、门电路设计（如TTL集成门、MOS集成门...
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

㉨㉨

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值