【HDL系列】乘法器(3)——Baugh-Wooley乘法器

目录

一、Baugh-Wooley算法

二、Verilog设计

---

一、Baugh-Wooley算法

Baugh-Wooley算法是由Baugh和Wooley于1973年提出的二进制补码并行阵列相乘算法。该算法转化为等效并行阵列相加，其中每个部分和为乘数和被乘数比特相与，并且所有的部分和符号位为“+”。将n比特X，Y，乘法结果2n比特的P表示如下：

从上式看出，XY相乘，结果P=XY相当于前两项减去后两项正数，设为A和B.

按顺序用字母表示以上项，即P = C+D-(A+B)。

将最后两项A和B，补0扩展表示成2n位，以便在阵列中相加：

其中ai=y(n-1)*xi

A的二进制表示如下：

-A，即A的二进制补码,对A“取反加一”，表示如下：

取反：

加一：