FPGA小知识汇总(持续更新中。。。)

2 篇文章 0 订阅

1、如果实体的外部引脚是inout类型,则该实体不支持生成DCP文件

2、关于inout类型引脚怎么使用,可以参照下图,其中sda和scl是顶层inout引脚

3、关于两个实体模块在一个顶层模块相连的具体操作:关键操作是在顶层中需要定义A与B相连的中间信号,分别map到A输出和B的输入

4、Vivado综合工具根据HDL代码会选择4种寄存器原语:

  • FDCE:带有时钟使能和异步清0的D触发器;
  • FDPE:带有时钟使能和异步预置(Preset)的D触发器;
  • FDSE:带有时钟使能和同步置位的D触发器;
  • FDRE:带有时钟使能和同步复位的D触发器;

5、关于使能时钟和enable的顺序问题,正常还是要先写enable,然后再继续判低速时钟使能

 

  • 0
    点赞
  • 0
    收藏
    觉得还不错? 一键收藏
  • 1
    评论

“相关推荐”对你有帮助么?

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论 1
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值