PCB设计与防护规范

PCB layout规范总结：

晶振的规范：

晶体谐振器不能距离板边太近，否则易导致辐射的的问题，EMI 无法通过。

晶体谐振器底面以及周围300mil不要布线，走线过近的结果是串扰严重。

远离大功率器件，如电源芯片、 MOS 管、电感等，防止被干扰。

晶体谐振器和芯片同层，靠近芯片布局。

负载电容和电阻放在晶体谐振器和芯片之间。

晶体谐振器线宽稍宽一点，通常8-10mil，我们选择8mil。

对晶体谐振器以及走线进行包地处理，地线周围打过孔。

EMC设计部分：

主要的注意点是：特殊走线，走线串扰,反射,布局隔离敏感期间

（电磁兼容性（EMC）是指设备或系统在其电磁环境中符合要求运行并不对其环境中的任何设备产生无法忍受的电磁干扰的能力。

EMI一般指电磁干扰，是干扰电缆信号并降低信号完好性的电子噪音，EMI通常由电磁辐射发生源如马达和机器产生。)

1. 对于时钟线、DDR高速线、差分线对、复位线及其他敏感线路是否满足3W设计：线与线之间的距离保持 3 倍线宽

串扰：串扰是指 PCB 上不同网络之间因较长的平行布线引起的相互干扰，主要是由于平行线间的分布电容和分布电感的作用。克服串扰的主要措施是：加大平行布线的间距，遵循 3W 规则； 在平行线间插入接地的隔离 减小布线层与地平面的距离。

2.打孔换层的地方50mil范围之内是否添加回流地过孔

3.电源层是否相对地层内缩，考虑20H

设计的顺序是：布局--添加类----修改规则----布线铺铜

布局部分：

1. 布局时候不能只为了铺铜方便，应该按照电流走的顺序布局，遵循电流的流向路径。
2. 模块化布局
3. 滤波电容需要靠近 IC 管脚，先滤波在进去 IC 管脚，可以有效降低纹波干扰。
4. 布局时候考虑器件高度的问题，是否考虑散热问题，是否考虑布线方便问题
5. 易受ESD干扰的器件，如NMOS、 CMOS器件等，尽量远离易受ESD干扰的区域（如单板的边缘区域）。
6. 模拟，电源，数字的部分分开，便于打孔共地

走线部分:(10mil =  0.254mm)

注意点概括为：串扰，反射，载流，阻抗匹配，特殊走线

1、 布线优先次序要求

a) 关键信号线优先：电源、摸拟小信号、高速信号、时钟信号和同步信号等关键信号

优先。

b) 布线密度优先原则：从单板上连接关系最复杂的器件着手布线。从单板上连线最密

集的区域开始布线。

c) 关键信号处理注意事项：尽量为时钟信号、高频信号、敏感信号等关键信号提供专

门的布线层，并保证其最小的回路面积。必要时应采取屏蔽和加大安全间距等方法。

保证信号质量。

d) 有阻抗控制要求的网络应布置在阻抗控制层上，须避免其信号跨分割。

2.差分信号线是否等长，时序或通讯线如不等长采用蛇形走线的方式延长。

3是否考虑阻抗匹配计算出线宽

4.PCB板子工艺最小线宽在5mil以上，一般信号线是6mil或8mil,电源部分的走线要求如下：

5.走线不要形成环路，自闭环

6.小的分立器件走线须对称，密间距的 SMT 焊盘引线应从焊盘外部连接，不允许在

焊盘中间直接连接。

7.同一网络的布线宽度应保持一致，线宽的变化会造成线路特性阻抗的不均匀，当传

输的速度较高时会产生反射。在某些条件下，如接插件引出线，BGA 封装的引出线

类似的结构时，因间距过小可能无法避免线宽的变化，应该尽量减少中间不一致部

分的有效长度。

铺铜,隔离,挖空部分：

1. 光耦需要挖空隔离处理
2. 网络接口 RJ45 和变压器部分需要挖空隔离，防止干扰

高压部分，进行挖空处理，可以减少爬电间距的影响。

设计流程：

考虑信号和电源拓扑结构：

（个人笔记，仅做学习使用）