【23】Verilog进阶 - 数位转换【实时处理 + 标志信号】

【初次尝试】VL32 非整数倍数据位宽转换24to128

1 理解题目含义

根据【模块端口】和【题目描述】本题的真实意思是比较清楚啦。但不可大意轻敌！

（1）问题1：输出一直为0

猛然间发现计数值也为0，没有增加

去排查cnt的代码，很容易找到到问题，是cnt上电复位的逻辑写错了
异步复位信号应该是低电平有效的，但是我这里的逻辑是高电平有效
改过来之后cnt能够正常计数了，但是data_out仍然为0

reg [2:0] cnt;
always@(posedge clk , negedge rst_n)begin
	if